在 Vivado 2021.1 和 2021.1.1 中，默認啟用該功能。

在 Vivado 2021.2 和 2021.2.1 中，默認禁用該功能。

如果您當前使用“時鐘校準去歪斜”，那么時序所含的偏差結果是不正確的。

解決方案：

Vivado 2021.1 和 2021.1.1 使用“時鐘校準去歪斜”，因此您需要應用此處隨附的補丁。

使用“時鐘校準去歪斜”時，在 Vivado 中會顯示下列消息以指明是否啟用該功能特性。
INFO: [Constraints 18-5720] The default GCLK Deskew mode is Calibrated.

應用隨附補丁后，需重新實現設計，您可檢查 Vivado log 日志以驗證是否已應用該補丁。

Vivado 2021.2.x 默認禁用該功能特性，因此不受影響。

注釋：本答復記錄隨附的策略補丁還提供了適用于下列問題的補丁。此處提供了單個通用補丁以便于您使用。

Vivado 2021.1.x 和更低版本中的“時鐘管理器”上的“去歪斜檢相器”（即，使用 CLKIN_DESKEW 和 CLKFB_DESKEW 管腳）可能導致 Vivado 時序報告中出現錯誤的時序。

[1] 由于 CPM4 會將 DPLL 與去歪斜檢相器搭配使用，因此會受此問題影響，請參閱76947 - 適用于 PCI Express 的 Versal ACAP CPM 模式 (Vivado 2021.1) - 啟用 CPM4 到 PL 接口的設計中可能存在時序問題

[2] 如果 MMCM 使用 CLKIN_DESKEW 管腳或 CLKFB_DESKEW 管腳，則可能會受此問題影響，請參閱76908 - Vivado 2021.1 Vivado Versal 時鐘設置：MMCM 和 DPLL 的去歪斜邏輯時序錯誤


審核編輯：湯梓紅