內容提要
●Cadence 流程已通過認證,可立即投入生產,該工藝下 Design IP 產品現已完備,可支持客戶進行 Intel 16 工藝下 SOC 設計
●客戶可以基于已被充分認證的 Cadence 流程,以十足把握交付各類 HPC 及消費電子應用
中國上海,2023 年 7 月 14 日——楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布其數字和定制/模擬流程現已通過 Intel 16 FinFET 工藝技術認證,其 Design IP 現可支持 Intel Foundry Services(IFS)的此工藝節點。與此同時,Cadence 和 Intel 共同發布了相應的制程設計套件(PDK),用于加速一系列應用的開發,包括低功耗消費電子及高性能計算(HPC)應用。客戶現在可以使用支持立即投產的 Cadence設計流程和 Design IP,實現設計目標并加快產品上市。
Intel 16 數字全流程
完整的 Cadence RTL-to-GDS 流程已經過認證和優化,可用于 Intel 16 工藝節點,助力客戶實現設計的功耗、性能和面積(PPA)目標。該流程包括 Innovus Implementation System、GenusSynthesis Solution、Quantus Extraction Solution、TempusTiming Signoff Solution 及 Tempus ECO Option、PegasusVerification System 和 Pegasus DFM 以及 VoltusIC Power Integrity Solution。Cadence流程的部分功能進行了針對 Intel 16 工藝規則的優化,包括過孔插入和天線規則支持,有助于實現高質量設計。
Intel 16 定制/模擬流程
Cadence VirtuosoStudio(包含 Virtuoso Schematic Editor、Virtuoso Layout Suite、Virtuoso ADE Suite)和集成的 SpectreX Simulator 均已通過 Intel 16工藝節點認證。這些工具經過功能增強,可以更好地管理工藝角仿真,執行統計分析、設計對中和電路優化。
Virtuoso設計平臺與 Innovus Implementation System 緊密集成,通過一個共用的數據庫來提升混合信號設計的實現方法。此外,Virtuoso Layout Suite 經過全面更新,以便在 Intel 16 工藝上有效進行版圖實現,該工具提供了多項功能,包括提高整個版圖設計環境的性能和可擴展性;基于非均勻網格的器件布局布線方法,帶有布局、布線、填充和插入 dummy 的交互式輔助功能;支持基于寬度的間距模式(WSP);集成寄生提取和 EM-IR 檢查;并且通過 Virtuoso InDesign DRC 集成了簽核品質的物理驗證功能。
Intel 16 設計 IP
Cadence Design IP 已針對 Intel 16工藝進行了移植和硅驗證,包括企業級 PCI Express(PCIe)5.0 和 25G-KR 以太網多協議 PHY;面向消費電子應用的多協議 PHY(支持 PCIe 3.0 和 USB 3.2 等標準);面向 LPDDR5/4/4X 的多標準 PHY,支持多種存儲器應用;MIPID-PHY? v1.2,支持各種 MIPI 消費電子應用,如相機和顯示器;以及用于音頻應用的 MIPI SoundWireI/O。
“雙方的共同用戶為各種垂直市場打造出色設計,并將我們視為值得信賴的代工合作伙伴,”Intel 副總裁兼產品與設計生態系統賦能部門總經理Rahul Goyal 說,“通過與 Cadence 的持續合作,我們正在為各類市場的客戶提供技術賦能,幫助他們解鎖 Intel 16 制程和先進的 Cadence 流程及 IP 所帶來的節能優勢。”
“Cadence 研發團隊與 IFS 通力合作,針對 Intel 16 工藝技術驗證了 Cadence 流程和設計 IP,確保客戶能夠快速采用我們的技術,及時交付創新的消費電子應用,”Cadence 高級副總裁兼市場及商務開發總經理 Nimish Modi 說,“芯片設計創新日新月異,因此我們對工具和 IP 進行了優化,以確保客戶能夠信心十足地交付設計,滿足最嚴苛的設計要求。”
Cadence 先進的 EDA 解決方案和 IP 產品支持公司的智能系統設計(Intelligent System Design)戰略,旨在助力客戶實現 SoC 卓越設計。
關于 Cadence 先進節點解決方案
更多信息,請訪問
www.cadence.com/go/advndifspr
(您可復制至瀏覽器或點擊閱讀原文打開)
關于 Cadence
Cadence 是電子系統設計領域的關鍵領導者,擁有超過 30 年的計算軟件專業積累。基于公司的智能系統設計戰略,Cadence 致力于提供軟件、硬件和 IP 產品,助力電子設計概念成為現實。Cadence 的客戶遍布全球,皆為最具創新能力的企業,他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息,請訪問公司網站www.cadence.com。
2023 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產。
-
Cadence
+關注
關注
67文章
967瀏覽量
143971
原文標題:Cadence 數字、定制/模擬設計流程通過認證,Design IP 現已支持 Intel 16 FinFET 制程
文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
AMD Vivado Design Suite 2025.1現已推出
小鵬汽車斬獲兩項國際頂級安全認證 ISO 26262功能安全流程認證和ISO 21448預期功能安全(SOTIF)流程認證

Cadence推出HBM4 12.8Gbps IP內存系統解決方案
新思科技與英特爾在EDA和IP領域展開深度合作
DevOps與功能安全:Perforce ALM通過ISO 26262合規認證,簡化安全關鍵系統開發流程

Cadence助力Orca Semiconductor實現模擬混合信號設計流程
IP6823 支持 qi 認證的無線充電發射控制 SOC
Cadence榮獲2024全球電子成就獎之年度EDA/IP/軟件產品獎
芯原畸變矯正處理器IP DW200-FS已通過ISO 26262 ASIL B認證
Cadence展示完整的PCIe 7.0 IP解決方案

評論