關注個人公眾號閱讀其他文章：硬件之路學習筆記

也可以點擊直接跳轉下列文章：

電源之LDO——1.LDO基礎知識

電源之LDO-2. LDO的壓降

電源之LDO-3. LDO的熱性能

電源之LDO-4. LDO的電源抑制比

電源之LDO-5. LDO的噪聲

電源之LDO-6. LDO的輸出電容

1.什么是壓降？

壓降電壓 Vdrop 是指為實現正常穩壓，輸入電壓 VIN 必須高出所需輸出電壓 VOUT的最小壓差。

2.壓降在數據手冊中如何體現?

以經典LDO AMS1117-3.3為例，在數據手冊中其Vdrop電壓在0.8A時為1.1V，意味著想要輸獲得3.3V-0.8A的功率輸出，在不考慮溫度等其他影響條件下，VIN至少要等于3.3+1.1=4.4V。部分手冊還會給出具體的輸出電流-Vdrop曲線，如下圖1

3. 決定壓降的因素是什么？

輸出電流是Vdrop的一大影響因素，但其決定因素是LDO 的架構。為說明原因，我們分別介紹PMOS結構LDO與NMOS型LDO，并對比其工作情況。

PMOS型號LDO穩壓輸出原理：當Vout小于Vref+(1+R1/R2)，即FB小于Vref，運放VP小于VN，運放輸出電壓Vg減小，Vin不變，即Vs不變，則|Vgs|=|Vg-Vs|增大，所以MOS的Vds減小，Vout=VIN-Vds增大，產生了負反饋；反過來同理。因為運放輸出電壓最低是0V，所以VGS最大值為VIN-0=VIN，即Vds有限小，Vdrop就等于Vds，這就是PMOS的Vdrop有限小的原因。同時，當輸出電流增大時，Vgs也需等大，依舊是同樣的原因，輸出電流也有限大。為什么數據手冊上給的Vdrop要限制輸出電流為0.8A？正是由于輸出電流和Vdrop都受運放最小輸出電壓限制。同時由于VGS的最大值等于VIN，所以PMOS型LDO在大電壓輸入的場合更能獲得低的Vdrop。

與PMOS相似的負反饋，不再贅述，不同的是，NMOS型的Vgs因為Vg受運放最大輸出電壓Vg的影響有限大，所以Vdrop=Vds有限小。

4.如何降低壓降

了解了NMOS和PMOS型LDO的控制邏輯后我們可以輕易得出降低Vdrop的方法-增大|Vgs|，由于Vs我們無法控制，因此我們可以通過增大Vg來增大Vgs，一般有以下兩種方法。

①. 為運放增加專用的輔助電源，此電源大于輸入電壓。

②. 更簡單的方法是加入電荷泵提高運放供電電壓。

審核編輯：湯梓紅