《基于“礦板”低成本學(xué)習(xí)Zynq系列》之六-DDR測試
文本轉(zhuǎn)自公眾號系列文章，歡迎關(guān)注
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之四-第一個(gè)工程HelloWorld一下 (qq.com)
一.前言
礦板，可能一些器件都不穩(wěn)定了，比如DDR，所以我們來測試下，做個(gè)壓力測試。
這一篇先測試DDR，后面再測試其他的。
參考https://mp.weixin.qq.com/s/eecigPSyHQGUIx8hwSoAtQ
二.創(chuàng)建工程
File->New->Application Project...
Next
選擇之前創(chuàng)建的平臺，Next
輸入工程名ddr，next
Next
三.編譯
從原理圖可以看出
DDR 256M 16位
EM6GD16EWKG-12H
所以
int bus_width = 32;
改為
int bus_width = 16;
右鍵點(diǎn)擊DDR工程，build project
四.仿真運(yùn)行
五.測試
運(yùn)行后打印如下
輸入4測試255M的大小
r測試讀眼圖
i測試寫眼圖
六.總結(jié)
以上測試，確認(rèn)DDR目前看還比較可靠，沒有問題。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
測試
+關(guān)注
關(guān)注
8文章
5269瀏覽量
126599 -
DDR
+關(guān)注
關(guān)注
11文章
712瀏覽量
65318 -
眼圖
+關(guān)注
關(guān)注
1文章
67瀏覽量
21124 -
編譯
+關(guān)注
關(guān)注
0文章
657瀏覽量
32852 -
Zynq
+關(guān)注
關(guān)注
10文章
609瀏覽量
47174
發(fā)布評論請先 登錄
相關(guān)推薦
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之九-廉頗老矣否,雖礦也要跑個(gè)分
前面我們測試了DDR，片上memory，片內(nèi)外設(shè)等都OK，那么現(xiàn)在我們就來跑個(gè)分看卡你性能怎么樣。
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之二-什么樣的礦板,一探究竟
本文轉(zhuǎn)自公眾號,歡迎關(guān)注 《基于“礦板”低成本學(xué)習(xí)Zynq系列》之二-什么樣的
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之一-淘板記
本文轉(zhuǎn)自公眾號,歡迎關(guān)注 《基于“礦板”低成本學(xué)習(xí)Zynq系列》之一-淘
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之五-XADC改造與測試
本文轉(zhuǎn)自公眾號歡迎關(guān)注 《基于“礦板”低成本學(xué)習(xí)Zynq系列》
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之七-memory測試
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之七-memo
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之八-定時(shí)器等外設(shè)測試
前面我們測試了DDR，片上memory，這一篇繼續(xù)測試片上外設(shè)，定時(shí)器等，以確認(rèn)SOC是否正常。
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之十-RSA加密程序認(rèn)證
前面我們測試了DDR，片上memory，片內(nèi)外設(shè)等都OK，也進(jìn)行了跑分，基本可以確認(rèn)SOC沒問題了，我們現(xiàn)在來測試下加密。
請問4層板能實(shí)現(xiàn)zynq+ddr3嗎？
想diy一個(gè)小玩意，考慮到成本問題，只使用4層板用的主要芯片就兩個(gè)1.Xilinx ZYNQ XC7Z010-1CLG225 (15 * 15 0.8mm BGA)2.16bit DDR
發(fā)表于 01-08 22:50
使用Vitis 在EBAZ4205（ZYNQ）礦機(jī)上實(shí)現(xiàn)"Hello World！"
立即學(xué)習(xí)—60天FPGA工程師入門就業(yè)項(xiàng)目實(shí)戰(zhàn)特訓(xùn)營（3月16日開班）Vitis是 Xilinx 最新推出的開發(fā)平臺，雖然Vitis 早就在電腦上安裝好了，但一直沒怎么使用。現(xiàn)在用低成本的ZYNQ
發(fā)表于 03-06 22:59
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器
Xilinx DDR 控制器。 DDR PHY 與電路板調(diào)試： Zynq UltraScale+ MPSoC VCU DDR 控制器采
發(fā)表于 01-07 16:02
低成本 MiniZed Zynq SoC 開發(fā)板
MiniZed Zynq SoC 開發(fā)板基于全新 Xilinx Zynq Z-7007S 器件，現(xiàn)可通過安富利訂購，僅需 89 美元。該開發(fā)板為單核 ARM Cortex-A9 開發(fā)人
DDR PHY 與電路板調(diào)試
UltraScale+ MPSoC VCU（H.264/H.265 視頻編解碼器）連用。
因此，調(diào)試將不同于 MIG 等傳統(tǒng) Xilinx DDR 控制器。
DDR PHY 與電路板調(diào)試：
如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器？
UltraScale+ MPSoC VCU（H.264/H.265 視頻編解碼器）連用。
因此，調(diào)試將不同于 MIG 等傳統(tǒng) Xilinx DDR 控制器。
DDR PHY 與電路板調(diào)試：
發(fā)表于 02-23 06:00
?15次下載
Xilinx Zynq小試FPGA開發(fā)流程
Xilinx Zynq系列是帶有ARM Cortex-A系列CPU核的FPGA，前幾年流落到二手市場上的“礦板”就以
工商網(wǎng)監(jiān)
評論