15

一般布線實踐

對于靈敏度較高的應用，強烈建議使用仿真工具評估特定的設計，以了解電路設計對性能的影響。例如，這可能包括諸如精密傳感器設計或超高速數字總線接口之類的應用。有關每種外設功能的特定要求，請參見《硬件用戶手冊》中的“電氣特性”一章。

15.2 高速信號設計注意事項

隨著數字信號時鐘速度的增加，外部刺激對這些信號的影響會變得更加明顯。某些外設功能可以歸類為“高速”數字信號。對于高速數字信號，還應考慮其他設計注意事項。

在發生串擾時，一個信號上的跳變會對附近的另一個信號產生感應影響。當這種串擾效應足夠強時，第一個信號可能會導致第二個信號上發生錯誤。為了減少串擾的影響，請使用以下一般PCB布線準則。

? 為同一布線層上的已連線信號之間提供足夠的空間。通常，在同一數字組的信號之間至少保留一倍走線寬度的空間，而在不同數字組的信號之間至少保留3-5倍走線寬度的空間。

? 為同一布線層上的時鐘信號和數據信號之間提供額外的空間。通常，在時鐘和任何其他數字信號之間至少要保留3-5倍走線寬度的空間。

? 避免在任何相鄰的布線層上平行連接數字信號走線。如果必須在相鄰的信號層上走線，請盡可能嘗試僅使用正交交叉走線。

如有可能，請在信號層之間使用電源層或接地層來分隔PCB信號層。電源層或接地層的銅皮可以用作數字信號的“屏蔽層”。

每個標準化接口都有特定的要求。為確保PCB設計不會出現信號串擾問題，強烈建議設計每個接口時都參考相關標準。

15.3 信號組選擇

某些引腳名稱帶有附加的_A、_B或_C后綴來表示信號組。當分配某些外設功能（例如IIC、SPI、SSIE、ETHERC和SDHI）時，請選擇具有相同后綴的功能引腳。在某些情況下，將針對每個信號組測量《硬件用戶手冊》的“電氣特性”一章中顯示的交流時序特性。如果混用信號組，則無法保證外設正常工作，并且所述的交流時序特性可能不適用。

如果外設功能的引腳名稱不帶信號組后綴，則可以為每個功能信號選擇最方便的引腳分配。

請參見《硬件用戶手冊》中“I/O端口”一章的“每種產品的外設選擇設置”和“PmnPFS寄存器設置的注意事項”部分。

16

參考資料

在編寫本《快速設計指南》時，使用了以下文檔：