1
2000?2010年CMOS工藝流程
有兩個因素影響CMOS集成電路的速度,即柵延遲和互連延遲。柵延遲是指MOSFET開關的時間;互連延遲由芯片設計、工藝技術,以及互連的導體和電介質材料決定。
柵延遲由兩個因素決定:積累足夠的電荷開啟MOS晶體管的時間,以及載流子(NMOS的電子和PMOS的空穴)通過柵極下面源/漏之間的溝道所需的時間。
金屬-氧化物-半導體(MOS)MOSFET也形成了一個電容,其中柵極作為一個電極,半導體襯底作為另一個電極,柵氧化層位于中間作為絕緣層。
MOS電容應足夠大,以至于當柵極電壓超過閾值電壓(片)時,在柵極下源/漏之間獲得足夠的載流子形成溝道,這就是MOSFET的開啟。降低柵極電容可以減少形成溝道的時間并提高開關速度。
但是,如果電容過低,MOSFET將變得不穩定,因為諸如背景輻射等小的噪聲就可以打開或關閉晶體管,并導致第8章所描述的軟誤差。
MOSFET源/漏電極之間的距離稱為溝道長度,載流子需要通過溝道傳導電流。減小柵極寬度可以降低載流子通過溝道的時間并提高器件的速度。
然而,這樣也降低了柵極電容并可能導致器件的可靠性問題,因為MOS電容已經盡可能設計成最低的水平。為了進一步提高IC芯片的速度,具有高阻抗的襯底繼續縮小特征尺寸。
絕緣體上硅(SOI)是一種候選,這種材料將硅表面的有源區和硅襯底隔開,因此幾乎完全消除了輻射誘發的溝道軟誤差。
同時使用SOI和STI技術可以完全地隔離鄰近的微電子器件,防止它們之間產生相互干擾,從而可以使芯片設計者增加IC芯片上晶體管的數量以提高封裝密度。
SOI襯底上制成的集成電路芯片可以用于高輻射環境,如航天飛機、火箭和科研。另一種方法是使用體硅晶圓的應變硅溝道技術。
互連導線的電阻和它們之間的寄生電容決定了互連延遲或RC延遲。為了減少RC延遲,使用低電阻率的金屬和低介電常數(低脂的電介質作為互連材料。銅的電阻率比鋁銅合金低,
因此使用銅代替鋁銅合金可降低功耗并提高芯片速度。傳統的鋁銅合金互連需要一次介質刻蝕和一次金屬刻蝕,然而銅互連通常采用所謂的雙鑲嵌工藝過程,需要兩次介質刻蝕,但不需要金屬刻蝕。
這種工藝使用金屬CMP代替金屬刻蝕形成互連線,這是銅互連和鋁銅合金互連之間的主要區別。銅互連的主要挑戰是電介質刻蝕、金屬沉積和金屬CMP。
一些低k電介質材料的開發使用兩種方法:CVD和自旋電介質(S0D)。基于CVD低電介質SiCOH的優點是技術成熟。
SOD一個重要的優點是對如多孔二氧化硅低介電常數(k<2)的材料具有延展性。
SOD在芯片封裝過程中的可靠性問題最終決定了CVDSiCOH成為先進集成電路芯片大規模生產中的低k電介質材料。
審核編輯:劉清
-
MOSFET
+關注
關注
147文章
7158瀏覽量
213159 -
半導體
+關注
關注
334文章
27298瀏覽量
218120 -
芯片設計
+關注
關注
15文章
1016瀏覽量
54879 -
ICT技術
+關注
關注
0文章
44瀏覽量
10144 -
CMOS芯片
+關注
關注
3文章
38瀏覽量
8417
原文標題:半導體行業(一百九十三)之ICT技術(三)
文章出處:【微信號:FindRF,微信公眾號:FindRF】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論