色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

未來的先進半導體封裝材料與工藝

QuTG_CloudBrain ? 來源:云腦智庫 ? 2023-07-31 15:17 ? 次閱讀

我們為什么需要先進半導體封裝?因為我們生活在一個以數據為中心的世界,各個行業產生的數據量不斷增長,越來越多地推動了對高帶寬計算的需求。機器學習人工智能AI)等應用需要強大的處理能力,因此需要在芯片上密集放置晶體管,并在封裝中緊湊地互連凸點間距。

如今,半導體封裝已經從板級集成發展到晶圓級集成,帶來了顯著的進步。晶圓級集成提供了優于傳統方法的優勢,例如提高了連接密度,為尺寸敏感的應用提供了更小的占位面積,同時增強了性能。

先進半導體封裝包括高密度扇出、2.5D和3D封裝,其特點是凸點間距低于100μm,可實現至少10倍的互連密度。我們從IDTechEx的《2024-2034先進半導體封裝材料與工藝》報告中發現,實現先進半導體封裝有一些必須關注的關鍵詞:xD封裝、帶寬、介電材料、RDL、Cu-Cu混合鍵合等,我們來看看它們到底代表什么。

xD:從1D到3D半導體封裝

1D屬于板級集成,是將采用不同封裝技術的芯片組裝在PCB板上。

2D是封裝級集成,在統一的基板上集成不同的封裝/組件、多芯片模塊(MCM)、封裝上封裝(PoP)等。

2D增強型(2.1D–2.5D)是晶圓級集成(也包括3D),采用有機基板,包括在有機中介層/再分配層(RDL)上集成管芯,并封裝在一體化基板上;另一種是硅基,是在硅中介層或硅橋上集成管芯,并封裝在一體化基板上。

3D是將不同的管芯集成在一起,并封裝在一體化基板上。

b3e5470e-2ef2-11ee-815d-dac502259ad0.png

從1D到3D半導體封裝的演進

從1D到3D半導體封裝,互連密度、應用水平、成本、工藝挑戰從低到高逐步演進。

滿足帶寬要求是關鍵

從封裝的角度來看,要提高帶寬,需要考慮兩個關鍵因素:I/O(輸入/輸出)的總數和每個I/O的比特率。增加I/O的總數需要在每個布線層/重新分布層(RDL)中實現更精細的線寬/間距(L/S)模式,并具有更高數量的布線層。

另一方面,提高每個I/O的比特率會受到小芯片(chiplet)之間的互連距離和介電材料選擇的影響。這些因素將直接影響封裝系統的整體性能和效率。因此,釋放高帶寬,就要探索先進半導體封裝的材料和工藝。

b42c6134-2ef2-11ee-815d-dac502259ad0.png

影響封裝模塊帶寬的關鍵因素

(來源:IDTechEx)

有機介電材料浮出水面迎來機遇

從材料和工藝的角度看,深入研究實現更高布線密度和更高每I/O比特率,就要揭示介電材料的選擇和適當工藝技術的使用所起的關鍵作用。這些因素對封裝系統的整體性能和能力都有重大影響。

電子互連:SiO2與有機介電材料。來源:IDTechEx

當前,先進半導體封裝中主要使用兩種最常見的RDL制造工藝:

一是后道工藝(BEOL),介電材料為SiO2(Dk(介電常數)=3.9),L/S導電部件(feature)為亞微米,用于晶圓級封裝級別。這種方法成本較高,電阻電容更高,導致輸入和輸出之間的RC時間常數延遲較高,挑戰在于滿足帶寬要求。

二是半加成工藝(SAP),采用有機介電材料(理想情況下Dk<3),L/S導電部件HVM(大批量生產)為5-6μm,研究現狀為1-2μm,用于面板級或晶圓級封裝級別。

其挑戰在于,低Dk聚合物通常具有高熱膨脹系數(CTE),會對器件可靠性和封裝架構產生負面影響;由于厚介電材料和核(core)封裝基板尺寸穩定性差,擴展到精細導電部件變得具有挑戰性;銅與低k介電材料的粘附變得困難,尤其是當導電部件之間的間距更細時;薄介電膜增加了微孔的縱橫比,導致微孔/焊盤界面的應力變得更高,可能導致銅破裂。

因此,為了確保封裝可靠性,介電材料應具有與銅金屬層類似的CTE,而使用SiO2填料,無助于降低Dk值,因為它需要以高體積/重量(%)加載;此外,用作積層的聚合物介電材料中存在的填料可能阻礙微孔的縮放。

b433d9dc-2ef2-11ee-815d-dac502259ad0.png

選擇電子互連材料時應考慮的關鍵因素

考慮到低Dk、最佳CTE(盡可能接近Cu的CTE),以及確保模塊可靠性的機械特性(如楊氏模量(GPa)和伸長率)等特性,選擇合適的介電材料至關重要。這些選擇可實現更高的數據速率,同時保持信號完整性,并有助于提高布線密度的L/S導電部件。

GPU等高性能加速器中,SiO2等無機介電材料已被廣泛用于實現L/S導電部件。然而,由于其具有的高RC延遲,在需要高速連接應用中的使用受到限制。作為一種替代方案,有機介電材料因其成本效益及其低Dk減輕RC延遲的能力而浮出水面。不過,有機介電材料也存在挑戰,包括可能對器件可靠性產生負面影響的高CTE,以及難以擴展到精細L/S導電部件。

b460bdd0-2ef2-11ee-815d-dac502259ad0.png

下一代2.5D扇出封裝用有機RDL材料的關鍵參數

以扇出封裝為例,看看介電材料遇到的挑戰。先進封裝中的扇出型(Fan Out)封裝是指在晶圓級/面板級封裝中的封裝面積與管芯不一樣,且不需要基板的封裝,以實現更輕薄、更多的I/O接口和更好的電性能。

扇出型封裝的核心是通過RDL替代傳統封裝中基板傳輸信號的作用,去掉基板可以使芯片成品的高度降低,同時降低成本。另外,由于扇出型封裝的封裝面積沒有那么多限制,整個封裝設計也變得更加靈活。

扇出封裝中的介電材料挑戰首先是低溫固化,包括存儲器芯片在內的下一代扇出晶圓級封裝(FO-WLP)器件需要更低的翹曲和更高的良率。然而,FO-WLP中當前使用的聚酰亞胺(PI)或聚苯并惡唑(PBO)材料的固化溫度范圍為200℃-230℃,限制了其應用。重構過程中使用的模塑化合物的玻璃化轉變溫度(Tg)通常為150℃-170℃,也限制了固化溫度范圍。因此,有必要重新設計PI和PBO材料,以實現低于200℃的固化溫度,從而在未來的FO-WLP應用中提高性能和效率。

其次是固化膜厚度,對于Dk等于或低于3的材料,為了實現目標的2/2μm L/S寬度,必須有大約1μm的介電厚度。其他方面的要求包括高光刻分辨率、側壁形狀等。

為3D封裝而生的Cu-Cu混合鍵合技術

在傳統倒裝焊工藝中,無鉛焊料和銅在230℃左右熔化,形成穩定的接點,并在接點之間形成底部填充物,以提高其機械性能。然而,當觸點間距減小到大約10μm時,就會出現幾個問題。例如,焊球尺寸減小使其易于完全反應并形成金屬間化合物(IMC)點,反過來降低了IMC觸點的導電值和機械性能。

此外,如果觸點間隙太小,可能會接觸相鄰的焊球,從而在回流過程中導致橋接故障和芯片故障。盡管可以進行縮放,但焊料和IMC電阻率大約是銅的十倍,這使其不適合高性能組件封裝。

為了解決倒裝焊的局限性,提出了Cu-Cu混合鍵合技術。這項技術是在介電材料之間嵌入金屬觸點,并使用銅原子的固態擴散熱處理將材料連接在一起,以消除焊接時遇到的橋接問題。銅工藝是半導體行業中公認的技術,允許小于1μm的觸點間距。

這種異質連接具有優于倒裝芯片技術的優點:超細間距和小觸點尺寸,有助于實現高I/O數;使用介電材料代替底部填充物,可以降低成本;與倒裝芯片技術中10μm-30μm厚度的焊球相比幾乎沒有厚度。

b4a0e5f4-2ef2-11ee-815d-dac502259ad0.png

幾種鍵合技術的比較

3D SoIC工藝流程深探

單線集成電路小輪廓封裝(SoIC)是一種表面安裝器件封裝,已在IC生產中廣泛應用。它采用直線引腳排布形式,芯片采用矩形形式,可增強IC器件厚度。其特點是小型而可靠,因此能夠滿足廣泛應用要求,適用于高靈敏度、復雜性和速度較高的芯片設計。此外,SoIC還具有核心接觸部分采用金屬、IC溫控性能更好、壽命更長,以及端口數量較少、互連比較簡單等優點。

b4b0ca32-2ef2-11ee-815d-dac502259ad0.png

3D SoIC的制作步驟

臺積電將其3D封裝技術稱為系統集成芯片或SoIC。在產品發展方面,業界對將前端3D堆疊SoIC配置與2.5D后端RDL和組裝相結合的興趣越來越大。臺積電認為,3D SoIC有望成為2nm時代后的關鍵。

通常,3D SoIC的第一層是具有通孔和襯底的晶圓,可以是有源或無源器件。晶圓上的芯片可以是I/O、計算、中介層、DTC中介層、IVR芯片或其他類型芯片。晶圓正面形成的互連結構包括多層介電材料以及介電層內形成的金屬線和通孔。導電部件通常由銅或銅合金制成,使用鑲嵌工藝形成。介電層可以由低k材料制成,例如k值低于3.0的含碳低k介電材料、氫倍半硅氧烷(HSQ)或甲基倍半硅氧烷。多孔介電層可以通過沉積含有致孔劑的介電材料并使其固化來形成。

在由硅或III-V族化合物半導體材料等制成的襯底中,通孔被介電環境包圍,且由銅或鋁等導電材料制成,延伸到襯底內的中間。為了露出通孔,需要進行背面研磨,以去除一部分襯底。通過蝕刻,襯底可以稍微凹陷,以允許通孔從襯底后表面突出。之后,沉積介電層(介電層A),再進行CMP工藝或機械研磨等平坦化工藝,以重新暴露通孔。

根據情況,介電層可以由氧化硅、氮化硅等形成。在重新暴露通孔后,沉積第二介電層(介電層B)。介電層B可以由氧化硅、氮化硅、氮氧化硅、碳氧化硅或硅酸鹽玻璃之類的材料制成。與之前的介電層相比,為該層選擇不同的材料可以防止蝕刻穿過它。之后,使用光刻工藝在該層中形成通孔開口。

封裝中的聚合物介電材料至關重要

隨著5G和AI等新興市場和應用對設備性能的要求越來越高,聚合物介電材料在先進封裝中的作用也在不斷增強,已成為高性能先進封裝的重要防線。應用于高速/高頻(HS/HF)應用的許多設備的低損耗聚合物材料,必須能夠在較寬的頻率范圍內提供較低的電損耗,并在較寬的熱、濕度范圍內保持穩定。

聚合物材料具有保護芯片免受損壞的關鍵作用,并為各種環境提供良好的性能。性能優異的聚合物材料具有高斷裂韌性和良好的拉伸強度,可以在多層封裝過程中將應力降至最低,保證封裝在跌落、熱循環和翹曲等惡劣條件下仍然有效。

楊氏模量對總應變范圍有很大的影響,對于直徑<5μm的可靠微孔設計,使用低模量聚合物材料至關重要,因為低模量有助于最大限度地減少施加在銅上的應力,從而提高整體可靠性。

聚合物的吸濕性同樣對系統的長期可靠性至關重要,因為濕度會導致分層并影響機械和電氣性能。材料吸濕率應盡可能低,最好<0.2 wt.%。

選擇合適的聚合物材料取決于技術性能、功能要求和成本。以Amkor的聚酰亞胺為例,其Dk為3.0-3.6,L/S為2μm/2μm,4-6層RDL(需要4層RDL或HBM總線),每層6μm。

低損耗特性可以使高頻通信設備中的傳輸損耗最小化。選擇具有低Dk的RDL材料的主要原因是它們能夠在不損害信號完整性的情況下支持更高的數據速率。為了在管芯到管芯通信中實現高帶寬密度和低每比特能量(EPB),有必要在管芯和具有低Dk的材料之間使用較短的導線來減少導線電容。

預測:有機模塊將成為先進半導體封裝模塊主流

采用有機介電材料的先進半導體封裝模塊主要應用于高性能計算(HPC)和消費電子產品兩個領域,包括智能手機智能手表、平板電腦、個人電腦、汽車等。

從封裝單元來看,消費電子產品顯然占據了主導地位,主要是由于智能手機銷量巨大。不過,從長遠來看,當考慮每個封裝模塊的面積時,預計高性能計算領域將轉向使用有機模塊的方向。

這種轉變是由幾個因素驅動的,首先,對增強計算能力日益增長的需求需要降低組件成本,而有機材料已證明了其在保持成本效益的同時提供高帶寬的能力。其次,高性能計算組件(如數據加速器)的模塊面積要比消費設備的模塊面積大得多,因此,封裝模塊領域的增長趨勢在高性能計算領域更為顯著。

總之,為了實現先進封裝,除了選擇合適的材料外,封裝制造過程中采用的工藝技術在實現更高數量I/O和提高每個I/O比特率方面將發揮至關重要的作用。先進封裝工藝中涉及的步驟包括光刻、CMP(化學機械平面化)、蝕刻工藝以及3D Cu-Cu混合鍵合中的CMP和鍵合工藝,目的是不斷增加布線和提升布線密度。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 半導體
    +關注

    關注

    334

    文章

    27304

    瀏覽量

    218145
  • 晶圓
    +關注

    關注

    52

    文章

    4895

    瀏覽量

    127936
  • 封裝材料
    +關注

    關注

    1

    文章

    52

    瀏覽量

    8787

原文標題:未來的先進半導體封裝材料與工藝,需要關注幾個關鍵詞

文章出處:【微信號:CloudBrain-TT,微信公眾號:云腦智庫】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    富士膠片開始銷售用于最先進半導體生產的材料

    日本富士膠片(Fujifilm Holdings)近期宣布開始銷售針對最先進半導體生產的材料,正式進軍高端半導體材料市場。這些
    的頭像 發表于 10-31 17:12 ?285次閱讀

    led封裝半導體封裝的區別

    1. 引言 隨著電子技術的快速發展,半導體器件在各個領域的應用越來越廣泛。為了保護半導體芯片免受物理損傷、化學腐蝕和環境影響,封裝技術應運而生。LED封裝
    的頭像 發表于 10-17 09:09 ?676次閱讀

    晶體硅為什么可以做半導體材料

    晶體硅之所以能夠成為半導體材料的首選,主要得益于其一系列獨特的物理、化學和工藝特性。 一、資源豐富與成本效益 首先,硅是地球上第二豐富的元素,廣泛存在于巖石、沙子和土壤中,這使得硅材料
    的頭像 發表于 09-21 11:46 ?1081次閱讀

    PCB半導體封裝板:半導體產業的堅實基石

    PCB半導體封裝板在半導體產業中具有極其重要的地位。它是連接半導體芯片與外部電路的關鍵橋梁,為芯片提供了穩定的電氣連接、機械支撐和環境保護。 從技術層面來看,PCB
    的頭像 發表于 09-10 17:40 ?539次閱讀

    半導體封裝材料全解析:分類、應用與發展趨勢!

    在快速發展的半導體行業中,封裝技術作為連接芯片與外部世界的橋梁,扮演著至關重要的角色。半導體封裝材料作為
    的頭像 發表于 09-10 10:13 ?2300次閱讀
    <b class='flag-5'>半導體</b><b class='flag-5'>封裝</b><b class='flag-5'>材料</b>全解析:分類、應用與發展趨勢!

    探尋玻璃基板在半導體封裝中的獨特魅力

    隨著科技的不斷進步,半導體技術已經成為現代電子設備不可或缺的組成部分。而在半導體封裝過程中,封裝材料的選擇至關重要。近年來,玻璃基板作為一
    的頭像 發表于 08-21 09:54 ?689次閱讀
    探尋玻璃基板在<b class='flag-5'>半導體</b><b class='flag-5'>封裝</b>中的獨特魅力

    閑談半導體封裝工藝工程師

    半導體產業鏈中,封裝工藝工程師扮演著舉足輕重的角色。他們不僅是半導體芯片從晶圓到最終產品的橋梁,更是確保半導體器件性能穩定、可靠的關鍵人物。本文將深入探討
    的頭像 發表于 05-25 10:07 ?1393次閱讀
    閑談<b class='flag-5'>半導體</b><b class='flag-5'>封裝工藝</b>工程師

    柳鑫實業總部大樓及半導體封裝材料項目奠基儀式

    預期項目竣工后,將極大推進半導體封裝核心材料產業化進程,打破國外技術壁壘與高端材料依賴進口局面,確保我國先進
    的頭像 發表于 03-26 09:42 ?785次閱讀

    半導體封裝工藝面臨的挑戰

    半導體工藝主要是應用微細加工技術、膜技術,把芯片及其他要素在各個區域中充分連接,如:基板、框架等區域中,有利于引出接線端子,通過可塑性絕緣介質后灌封固定,使其形成一個整體,以立體結構方式呈現,最終形成半導體
    發表于 03-01 10:30 ?819次閱讀
    <b class='flag-5'>半導體</b><b class='flag-5'>封裝工藝</b>面臨的挑戰

    半導體封裝工藝的研究分析

    共讀好書 張鎏 苑明星 楊小渝 (重慶市聲光電有限公司) 摘 要: 對半導體封裝工藝的研究,先探析半導體工藝概述,能對其工作原理有一定的了解與掌握;再考慮
    的頭像 發表于 02-25 11:58 ?1022次閱讀
    <b class='flag-5'>半導體</b><b class='flag-5'>封裝工藝</b>的研究分析

    半導體后端工藝封裝設計與分析

    圖1顯示了半導體封裝設計工藝的各項工作內容。首先,封裝設計需要芯片設計部門提供關鍵信息,包括芯片焊盤(Chip Pad)坐標、芯片布局和封裝
    的頭像 發表于 02-22 14:18 ?1156次閱讀
    <b class='flag-5'>半導體</b>后端<b class='flag-5'>工藝</b>:<b class='flag-5'>封裝</b>設計與分析

    半導體先進封裝技術

    共讀好書 半導體產品在由二維向三維發展,從技術發展方向半導體產品出現了系統級封裝(SiP)等新的封裝方式,從技術實現方法出現了倒裝(FlipChip),凸塊(Bumping),晶圓級
    的頭像 發表于 02-21 10:34 ?882次閱讀
    <b class='flag-5'>半導體</b><b class='flag-5'>先進</b><b class='flag-5'>封裝</b>技術

    半導體芯片材料工藝先進封裝

    wafer--晶圓wafer即為圖片所示的晶圓,由純硅(Si)構成。一般分為6英寸、8英寸、12英寸規格不等,晶片就是基于這個wafer上生產出來的。晶圓是指硅半導體集成電路制作所用的硅晶片,由于其
    的頭像 發表于 02-21 08:09 ?1987次閱讀
    <b class='flag-5'>半導體</b>芯片<b class='flag-5'>材料</b><b class='flag-5'>工藝</b>和<b class='flag-5'>先進</b><b class='flag-5'>封裝</b>

    主要先進封裝廠商匯總名單半導體材料工藝設備

    先進封裝產品通過半導體中道工藝實現芯片物理性能的優化或者說維持裸片性能的優勢,接下來的后道封裝從工序上而言與傳統
    的頭像 發表于 01-30 15:54 ?882次閱讀
    主要<b class='flag-5'>先進</b><b class='flag-5'>封裝</b>廠商匯總名單<b class='flag-5'>半導體</b><b class='flag-5'>材料</b>與<b class='flag-5'>工藝</b>設備

    半導體芯片封裝工藝介紹

    半導體芯片在作為產品發布之前要經過測試以篩選出有缺陷的產品。每個芯片必須通過的 “封裝工藝才能成為完美的半導體產品。封裝主要作用是電氣連接
    的頭像 發表于 01-17 10:28 ?1049次閱讀
    <b class='flag-5'>半導體</b>芯片<b class='flag-5'>封裝工藝</b>介紹
    主站蜘蛛池模板: 国产午夜在线观看视频播放| 久久天天躁狠狠躁夜夜躁| 久久99这里只有精品| 女警被黑人20厘米强交| 小草影院免费| 99久久免费精品国产| 国产午夜久久影院| 农村脱精光一级| 亚州综合网| CHINA篮球体育飞机2023| 好大好硬好湿再深一点网站| 男生jj插入女生jj| 亚洲薄码区| 被肉日常np高h| 久久黄色免费网站| 文中字幕一区二区三区视频播放| 深喉吞精日本| 6080伦理久久亚洲精品| 国产一区二区三区乱码在线观看| 欧美成人一区二免费视频| 亚洲人成影院在线播放| 大陆午夜伦理| 男女高潮又爽又黄又无遮挡 | 亚洲欧美中文在线一区| WWW久久只有这里有精品| 精品爽爽久久久久久蜜臀| 日韩人妻少妇一区二区三区| 最新国产在线视频| 国产永久免费高清在线观看| 日本日本熟妇中文在线视频| 最近中文字幕MV免费高清在线| 国产精品亚洲精品日韩电影| 欧美丰满熟妇无码XOXOXO| 永久免费观看视频| 国产亚洲精品久久综合阿香 | yellow在线观看免费直播 | 午夜免费福利片| 成人午夜剧场| 欧美日韩亚洲一区视频二区| 中文中幕无码亚洲在线| 国产原创中文视频|