電源PCB設(shè)計
VDD_CPU_BIG0/1
如下圖(上)所示的濾波電容,原理圖上靠近RK3588的VDD_CPU_BIG電源管腳綠線以內(nèi)的去耦電容,務(wù)必放在對應(yīng)的電源管腳背面,電容GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。
其余的去耦電容盡量擺放在芯片附近,而且需要擺放在電源分割來源的路徑上。
RK3588芯片VDD_CPU_BIG0/1的電源管腳,保證每個管腳邊上都有一個對應(yīng)的過孔,并且頂層走“井”字形,交叉連接。
如下圖是電源管腳扇出走線情況,建議走線線寬10mil。
VDD_CPU_BIG0/1覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳覆銅足夠?qū)挕?/p>
路徑不能被過孔分割太嚴(yán)重,必須計算有效線寬,確認(rèn)連接到CPU每個電源PIN腳路徑都足夠。
VDD_CPU_BIG的電源在外圍換層時,要盡可能的多打電源過孔(12個及以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。
去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會大大降低電容作用。
VDD_CPU_BIG電流比較大需要雙層覆銅,VDD_CPU_BIG 電源在CPU區(qū)域線寬合計不得小于 300mil,外圍區(qū)域?qū)挾炔恍∮?00mil。
盡量采用覆銅方式降低走線帶來壓降(其它信號換層過孔請不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅),如下圖所示。
電源平面會被過孔反焊盤破壞,PCB設(shè)計時注意調(diào)整其他信號過孔的位置,使得電源的有效寬度滿足要求。
下圖L1為電源銅皮寬度58mil,由于過孔的反焊盤會破壞銅皮,導(dǎo)致實際有效過流寬度僅為L2+L3+L4=14.5mil。
BIG0/1電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧12個,如下圖所示。
BIG電源PDN目標(biāo)阻抗建議值,如下表和下圖所示。
電源PCB設(shè)計
VDD_LOGIC
VDD_LOGIC的覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/p>
路徑不能被過孔分割太嚴(yán)重,必須計算有效線寬,確認(rèn)連接到CPU每個電源PIN腳路徑都足夠。
如下圖(上)所示,原理圖上靠近RK3588的VDD_LOGIC電源管腳綠線以內(nèi)的去耦電容,務(wù)必放在對應(yīng)的電源管腳背面,電容的GND管腳盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。
其余的去耦電容盡量擺放在RK3588芯片附近,并擺放在電源分割來源的路徑上。
RK3588芯片VDD_LOGIC的電源管腳,每個管腳需要對應(yīng)一個過孔,并且頂層走“井”字形,交叉連接,如下圖所示,建議走線線寬10mil。
BIG0/1電源過孔40mil范圍(過孔中心到過孔中心間VDD_LOGIC電源在CPU區(qū)域線寬不得小于120mil,外圍區(qū)域?qū)挾炔恍∮?00mil。
盡量采用覆銅方式,降低走線帶來壓降(其它信號換層過孔請不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅),GND過孔數(shù)量建議≧12個。
VDD_LOGIC的電源在外圍換層時,要盡可能的多打電源過孔(8個以上10-20mil的過孔),降低換層過孔帶來的壓降。
去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會大大降低電容作用,如下圖所示。
電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧11個,如下圖所示。
電源PCB設(shè)計
VDD_GPU
VDD_GPU的覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/p>
路徑不能被過孔分割太嚴(yán)重,必須計算有效線寬,確認(rèn)連接到CPU每個電源PIN腳的路徑都足夠。
VDD_GPU 的電源在外圍換層時,要盡可能的多打電源過孔(10個以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。
去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會大大降低電容作用。
如下圖(上)所示,原理圖上靠近RK3588的VDD_GPU電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。
其余的去耦電容盡量擺放在RK3588芯片附近,并需要擺放在電源分割來源的路徑上。
RK3588芯片VDD_GPU的電源管腳,每個管腳需要對應(yīng)一個過孔,并且頂層走“井”字形,交叉連接,如下圖所示,建議走線線寬10mil。
VDD_GPU電源在GPU區(qū)域線寬不得小于300mil,外圍區(qū)域?qū)挾炔恍∮?00mil,采用兩層覆銅方式,降低走線帶來壓降。
電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧14個,如下圖所示。
電源PCB設(shè)計
VDD_NPU
VDD_NPU的覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/p>
路徑不能被過孔分割太嚴(yán)重,必須計算有效線寬,確認(rèn)連接到CPU每個電源PIN腳的路徑都足夠。
VDD_NPU的電源在外圍換層時,要盡可能的多打電源過孔(7個以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。
去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會大大降低電容作用。
如下圖(上)所示,原理圖上靠RK3588的VDD_NPU電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。
其余的去耦電容盡量擺放在RK3588芯片附近,并需要擺放在電源分割來源的路徑上。
RK3588芯片VDD_NPU的電源管腳,每個管腳就近有一個對應(yīng)過孔,并且頂層走“井”字形,交叉連接,如下圖所示 ,建議走線線寬10mil。
VDD_NPU電源在NPU區(qū)域線寬不得小于300mil,外圍區(qū)域?qū)挾炔恍∮?00mil。
盡量采用覆銅方式,降低走線帶來的壓降(其它信號換層過孔請不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅)。
電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧9個。
電源PCB設(shè)計
VDD_CPU_LIT
VDD_CPU_LIT覆銅寬度需滿足芯片電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/p>
路徑不能被過孔分割太嚴(yán)重,必須計算有效線寬,確認(rèn)連接到CPU每個電源PIN腳的路徑都足夠。
VDD_CPU_LIT的電源在外圍換層時,要盡可能的多打電源過孔(9個以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。
去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會大大降低電容作用。
如下圖(上)所示,原理圖上靠近RK3588的VDD_CPU_LIT電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。
其余的去耦電容盡量擺放在RK3588芯片附近,并需要擺放在電源分割來源的路徑上。
RK3588芯片VDD_CPU_LIT的電源管腳,每個管腳就近有一個對應(yīng)過孔,并且頂層走“井”字形,交叉連接,如下圖建議走線線寬10mil。
VDD_CPU_LIT電源在CPU區(qū)域線寬不得小于120mil,外圍區(qū)域?qū)挾炔恍∮?00mil。
采用雙層電源覆銅方式,降低走線帶來壓降(其它信號換層過孔請不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅)。
電源過孔40mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧9個。
電源PCB設(shè)計
VDD_VDENC
VDD_VDENC覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/p>
路徑不能被過孔分割太嚴(yán)重,必須計算有效線寬,確認(rèn)連接到CPU每個電源PIN腳的路徑都足夠。
VDD_VDENC電源在外圍換層時,要盡可能的多打電源過孔(9個以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。
去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會大大降低電容作用。
如下圖(上)所示,原理圖上靠近RK3588的VDD_VDENC電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,如下圖(下)所示。
其余的去耦電容盡量擺放在RK3588芯片附近,并需要擺放在電源分割來源的路徑上。
RK3588芯片VDD_VDENC的電源管腳,每個管腳就近有一個對應(yīng)過孔,并且頂層走“井”字形,交叉連接,如下圖建議走線線寬10mil。
VDD_VDENC電源在CPU區(qū)域線寬不得小于100mil,外圍區(qū)域?qū)挾炔恍∮?00mil,采用雙層電源覆銅方式,降低走線帶來壓降。
電源過孔30mil范圍(過孔中心到過孔中心間距)內(nèi)的GND過孔數(shù)量,建議≧8個。
電源PCB設(shè)計
VCC_DDR
VCC_DDR覆銅寬度需滿足芯片的電流需求,連接到芯片電源管腳的覆銅足夠?qū)挕?/p>
路徑不能被過孔分割太嚴(yán)重,必須計算有效線寬,確認(rèn)連接到CPU每個電源PIN腳的路徑都足夠。
VCC_DDR的電源在外圍換層時,要盡可能的多打電源過孔(9個以上0.5*0.3mm的過孔),降低換層過孔帶來的壓降。
去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致,否則會大大降低電容作用。
如下圖(上)所示,原理圖上靠近RK3588的VCC_DDR電源管腳的去耦電容務(wù)必放在對應(yīng)的電源管腳背面,電容的GND PAD盡量靠近芯片中心的GND管腳放置,其余的去耦電容盡量靠近RK3588,如下圖(下)所示。
RK3588芯片VCC_DDR的電源管腳,每個管腳需要對應(yīng)一個過孔,并且頂層走“井”字形,交叉連接,如下圖建議走線線寬10mil。
當(dāng)LPDDR4x 時,鏈接方式如下圖所示。
VCC_DDR電源在CPU區(qū)域線寬不得小于120mil,外圍區(qū)域?qū)挾炔恍∮?00mil。
盡量采用覆銅方式,降低走線帶來壓降(其它信號換層過孔請不要隨意放置,必須規(guī)則放置,盡量騰出空間走電源,也有利于地層的覆銅)。
設(shè)計完P(guān)CB后,一定要做分析檢查,才能讓生產(chǎn)更順利,這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具:華秋DFM軟件,只需上傳PCB/Gerber文件后,點擊一鍵DFM分析,即可根據(jù)生產(chǎn)的工藝參數(shù)對設(shè)計的PCB板進(jìn)行可制造性分析。
華秋DFM軟件是國內(nèi)首款免費PCB可制造性和裝配分析軟件,擁有300萬+元件庫,可輕松高效完成裝配分析。其PCB裸板的分析功能,開發(fā)了19大項,52細(xì)項檢查規(guī)則,PCBA組裝的分析功能,開發(fā)了10大項,234細(xì)項檢查規(guī)則。
基本可涵蓋所有可能發(fā)生的制造性問題,能幫助設(shè)計工程師在生產(chǎn)前檢查出可制造性問題,且能夠滿足工程師需要的多種場景,將產(chǎn)品研制的迭代次數(shù)降到最低,減少成本。
https://dfm.elecfans.com/uploads/software/promoter/HQDFM%20V3.7.0_DFMGZH.zip
專屬福利
上方鏈接下載還可享多層板首單立減50元
每月1次4層板免費打樣
并領(lǐng)取多張無門檻“元器件+打板+貼片”優(yōu)惠券
華秋電子是一家致力于以信息化技術(shù)改善傳統(tǒng)電子產(chǎn)業(yè)鏈服務(wù)模式的產(chǎn)業(yè)數(shù)智化服務(wù)平臺,目前已全面打通產(chǎn)業(yè)上、中、下游,形成了電子產(chǎn)業(yè)鏈閉環(huán)生態(tài),致力于為行業(yè)帶來“高品質(zhì),短交期,高性價比”的一站式服務(wù)平臺,可向廣大客戶提供媒體社區(qū)平臺服務(wù)、元器件采購服務(wù)、PCB制造服務(wù)及可靠性制造分析服務(wù)、SMT貼片/PCBA加工服務(wù),如有相關(guān)業(yè)務(wù)需求,請掃碼填寫以下表單,我們將為您對接專屬服務(wù)。
原文標(biāo)題:【華秋干貨鋪】電源PCB設(shè)計匯總
文章出處:【微信公眾號:華秋電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
-
華秋電子
+關(guān)注
關(guān)注
19文章
475瀏覽量
13394
原文標(biāo)題:【華秋干貨鋪】電源PCB設(shè)計匯總
文章出處:【微信號:huaqiu-cn,微信公眾號:華秋電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論