OSC----無源晶振電路

引言：無源晶振的電路雖然簡單，但是因為它是整板最核心的基本元件，需要在超長的年限里保持工作穩定，并且它是一個高頻輻射源，產品初期的設計缺陷容易導致EMC測試失敗，所以無源晶振的電路設計雖簡單但考慮點頗多，本節主要簡述如何設計和評估無源晶振電路。

1.無源晶振的選型理念

晶振選型時，選用公差和諧振阻抗較小的晶體，除了頻率范圍、負載電容，調整頻差和溫度頻差是必須選擇的參數，一般常用晶振精度不大于±50PPM，長期抖動應小于500pS。有些晶振抖動大，相位噪聲大，頻率誤差大，信號不能正常解調，誤碼率高，會影響整個鏈路的SNR或者靈敏度等。如果產品對晶振的穩定性要求特別高，建議切換有源晶振。

計算激勵功率（驅動功率，下面統稱為激勵功率）DL根據MCU規格書選擇晶振，計算增益裕量Gmargin，最后成品除了常規晶振測試，再進行一次裕量測試。

2.無源晶振的電路

圖6-1：無源晶振典型電路

圖6-2：無源晶振的幾種常見外圍電路

如圖6-2所示，無源晶振電路的幾種常見方式，有內置RF，外置RF，單端Rd，兩端Rd，選擇哪種參考主芯片手冊，如果手冊沒有，推薦選擇外置RF，兩端Rd的方式，可以覆蓋到所有的調試點。如果晶振并聯1MΩ電阻時，程序運行正常，而在沒有1MΩ電阻的情況下，程序運行有滯后甚至無法啟動，建議給晶振并聯1MΩ的電阻以幫助晶振起振。

RF&Rd

KHz晶振電路Rf為10MΩ左右，MHz晶振電路Rf為1MΩ左右，如果沒有加Rf，晶振電路也可能會起振，但存在不起振或者停振的隱患。

圖6-3：無源晶振標準正弦波

1MΩ電阻是為了使反相器工作在線性區，以獲得增益，在飽和區不存在增益，而在沒有增益的條件下晶振不起振。并聯1M電阻增加了電路中的負性阻抗（-R），即提升了增益，縮短了晶振起振時間，使晶振起振更容易。另外如果電路中無任何的擾動信號，晶振不可能起振，許多反相門電路中不加這個電阻也能起振是因為一般的電路都有擾動信號，但當擾動信號強度不夠時，就需要人為外置RF。另外在低溫環境下振蕩電路阻抗也會發生變化，當阻抗增加到一定程度時，晶振就會發生起振困難或不起振現象，這時也需要給晶振并聯1MΩ電阻。

注：并聯電阻不能太小，串聯電阻不能太大，否則在溫度較低的情況下不易起振。

CL

在無源晶振應用方案中，兩個外接電容能夠微調晶振產生的時鐘頻率。晶體的等效電路圖6-4由靜態電容C0，動態電容C1，諧振電阻R1，以及動態電感L1組成。

圖6-4：晶振等效電路

諧振器的頻率飄移是其負載電容的函數，公式如下：

由上式可見，如果負載電容CL很大，靜態電容C0的改變對頻率變化的影響很小，頻率更加穩定。所以負載高，遠端相位噪聲好；若負載電容CL過大，則很難調整到標稱頻率，晶振不容易起振。相反，如果負載電容CL很小，靜電容C0的微小變化會造成頻率的明顯變化，近端相位噪聲好，容易調整頻率，晶振容易起振。

在選擇晶體的負載電容時，我們要盡量權衡能量損耗和頻率的穩定性，建議選用諧振電阻較小的晶片，才能給CL保留調整空間，改善近端和遠端低相位噪聲需求。

小結：無源晶振的匹配電容可以選擇兩個不等值的電容，一大一小可以加快起振。一般常用的電容有6pF、10pF、12pF、18pF等。在允許范圍內盡量選小一些的電容，大些的電容雖有利于振蕩的穩定，但會增加起振時間。起振較慢--->電路相對穩定--->遠端相噪好--->不利于近端相噪；起振較快--->近端相噪好--->但是牽引量較大--->線路不穩定--->頻率漂移較大--->不利遠端相噪。

3.激勵功率Drive Level

晶振的功率必須小于規格書中限定的DL值，否則晶體會過度機械振動而處于非正常工作狀態。ESR為等效串聯電阻，Iqrms為流過晶振的電流均方根有效值。

計算激勵功率DL：如果小于DLcrystal，不需要使用外部電阻Rd，如果大于DLcrystal，需要加上Rd在計算gmargin確保數值大于5。晶振過分驅動會使頻率上升，導致晶振早期失效。Rd用來調整激勵功率（Drive Level），Rd具體大小需要根據驅動程度進行調整。

表6-1：芯片對晶振的波形幅值要求

4.增益裕量Gain Margin

振蕩電路的放大能力，決定晶振是否能正常起振。計算gmcrit需要的ESR、f、C0、CL都可以從晶振的規格書中獲得，反相器跨導g可以從芯片規格書中獲得。

計算增益裕量gmargin：如果<5，晶振可以正常起振，如果>5，需要重新挑選更低的ESR或者CL的晶振，根據晶振規格書中的負載電容CL，計算外部電容C1、C2。

表6-2：芯片對不同頻率晶振的GM要求

5.起振時間和頻率漂移

起振時間主要由晶體的諧振電阻與負性阻抗共同決定，晶體的諧振電阻越小，起振越快，負性阻抗大小由振蕩IC和負載電容CL決定，負載電容與負性阻抗大小成反比。

晶振起振時間的公式如下：其中 L1是動態電感，R1是諧振電阻，Rn 是負電阻。

諧振器的負電阻Rn公式如下：

其中g是諧振器的跨導；f 晶體的共振頻率；CL 是負載電容。

由公式可見：負載電容CL越小，負性阻抗Rn越大，Rn越大，t越小，起振時間變快；所以可以推出：負載電容小，負電阻高，起振時間越快，負載電容大，負電阻低，起振時間慢

假如32.000MHz-10pF和32.000MHz-18pF這兩個晶振的參數都可以滿足要求作替代，就需要注意負載電容不同帶來的起振時間差異，一般來講這個時間比較小，多數可以忽略不計。

圖6-4：晶振的起振時間示意圖

如圖6-4所示是晶振起振和整個MCU運行起來的前后關系，上電完成之后晶振開始起振，直至晶振輸出波形正常，MCU才開始工作。如果晶振起振這一步失敗，MCU也不會工作。

6.裕量測試/振蕩寬限

石英晶體振蕩器的振幅條件是振蕩起動及能正常持續振蕩，評估振蕩寬限是回路上的負性電阻絕對值│-R│。最常用的測試裕量的方法是負阻測試，如圖6-5所示，在晶振支路上串聯一個電阻，這個阻值的大小一般為3到5倍的晶振內阻。當加入這個負載電阻后，如果整個晶振電路還是可以正常起振，就基本上可以判定這個晶振拓撲是穩定的。

圖6-5：負阻測試示意圖

其中RT是與晶振串聯連接的純電阻，Re是振蕩時的有效電阻：

建議振蕩寬限為晶振等效串聯電阻Re的5倍之上，即│-R│=5Re+Re，此時需要整個晶振電路正常起振并保持穩定。

7.晶振復用

通常一個系統共用一個晶振（支持XTIN和GND輸入方式），以便于各部分保持同步，如果使用一個晶體時鐘，一個時鐘緩沖器（或反轉門）可以用來驅動其他芯片，該緩沖器應靠近晶體放置以最小化寄生電容。

圖6-6：單晶振供應多芯片

8.無源晶振的EMC電路

雖然一般針對無源晶振電路進行EMC整改比較少見，但在例如基頻很大，周圍存在敏感器件等特殊使用場景，預留EMC整改空間還是很有必要的，如下圖6-7是無源EMC電路。

圖6-7：無源晶振的典型EMC電路

其中L1、L2是磁珠FBMA-10-160808-121T：0603磁珠，120Ω@100MHz ±25% 100mΩ 2A，其中10表示是適用高頻類型，消除高頻次諧波。

1：C1、C2為諧振電容，根據實際需要取值

2：R1、R2可以根據實際情況更換為跳線電阻

3：C3為預設計，可根據測試情況增加或者調整

4：L1/L2可根據測試情況增加或調整