1、模塊整體布局時，WIFI模組要盡量遠離DDR、HDMI、USB、LCD電路以及喇叭等易干擾模塊或連接座；

2、晶體電路布局需要優先考慮，布局時應與芯片在同一層并盡量靠近放置以避免打過孔，晶體走線盡可能的短，遠離干擾源，盡量天線區域；晶體以及時鐘信號需要全程包地處理，包地線每隔100mil至少添加一個GND過孔，并且必須保證鄰層的地參考面完整，如圖1所示。

3、32.768k單獨走線，并做包地處理，并且包地線每隔400mil，至少添加一個GND 過孔；

4、VBAT電源工作時電路較大，單天線模組600mA以上，整個供電主回路須20mil以上，接入管腳的走線跨度與PIN腳同寬，如需打孔至少兩個過孔；VBAT的電源去耦電容必須靠近模組電源管腳，與旁邊的晶體時鐘走線用10mil左右的地線隔離，如圖2所示。

圖1 晶體的布局與布線

圖2 VBAT去耦電容的放置

5、天線匹配電路必須靠近天線座，天線走線50歐姆（根據實際疊層情況可以做隔層參考），保證參考地的完整，下方不允許有其他信號線或電源；

6、天線布線越長，能量損耗越大，因此在設計時，天線路徑越短越好，不能有分支出現，盡量不換層；天線周圍需要多打地過孔，天線走線有遇到需轉向時，不可以用轉角的方式，需用弧形走線。如圖3所示。

圖3 天線走線示意圖

7、如果是2X2 MIMO天線接口，兩個天線口之間的出線方向需要考慮兩個天線的位置，兩個天線的位置需要盡量遠離避免干擾，并考慮垂直放置以避免互相干擾。

8、模組的電感布局時，請注意走線經電感出來后，先經過電容，再進入模組電源管腳，如圖4所示。模組下方第一層保持完整的地，不要有其他信號走線，如圖5。

圖4 功率電感走線示意圖

圖5 功率電感走線示意圖

9、SDIO_D0-D3、SDIO- CMD和SDIO_CLK 6根走線盡量要平行等長，走線長度相差控制在±25mil以內, 并且相鄰層要遠離其他電源和時鐘走線，SDIO_CLK需要全程包地處理