高速信號不遵循阻力最小的路徑；它們遵循阻抗最小的路徑。本系列文章為您的下一個項目提供有關 PCB 設計布局的想法。

糟糕的原理圖設計和糟糕的 PCB 布局仍然會產生功能板。技能可以隨著時間的推移而增加，但運氣最終會耗盡。

當工程師第一次開始使用固態電子設備時，芯片工作在更高的電壓下，上升時間比今天制造的微芯片慢。但在推動 PCB 和微芯片更小的過程中，我們還降低了它們的工作電壓，從而降低了它們的噪聲容限。隨著我們繼續推動越來越低的 IC 工作電壓，工程師需要越來越注意他們的選擇，以確保他們的設計能夠正常工作，而無需進行昂貴且耗時的重新設計。

那么需要注意哪些類型的噪聲，以及如何改進設計以避免它們？

故意路由返回路徑！傳播延遲

電磁場沿導體運行并環繞導體，并滲透其附近的物體。這些場中存在的能量將被轉移到你電路的某個地方——希望在你想要的位置。

電磁場的變化以快速但有限的速度傳播，并且場的變化需要一些時間才能到達電路的遠端。

當玩簡單的電路并查看頁面上的原理圖時，許多人會想象電路的變化會立即發生：按下開關，燈會立即發光。很容易產生一種錯誤的直覺，即開關狀態的變化會立即改變光的狀態。

產生這種誤解是因為狀態的變化超出了人類感知的極限許多數量級。在處理更改傳播的時間（傳播延遲）與更改狀態所需的時間（上升時間/下降時間）相當或超過的電路時，您必須澄清您的思考過程以適應傳播延遲。

電磁場的變化將以光速的一小部分在整個電路中傳播。PCB 走線上的狀態變化（邏輯低到邏輯高）沿產生電流的長度建立電勢。該電流在導體周圍產生電磁場。但由于電磁場的變化需要時間來傳播，因此跡線的兩端可能處于兩種不同的狀態，其中一個過渡點沿長度移動。

電感和電容耦合立即為電流創建一個回路。

該圖顯示了 PCB 相對兩側的兩條導電跡線。當電流開始在頂部跡線中流動時，會立即在底部跡線中建立返回電流。

如果您沒有在走線和過孔附近提供即時返回路徑，則附近的導體中會形成不需要的電流，尤其是在您有快速轉換 （<1ns） 的情況下。

最佳實踐規定如下：始終在同一層或相鄰層為單端信號、差分對和電源層提供接地返回路徑。

始終在同一層或相鄰層為單端信號、差分對和電源層提供接地返回路徑。

接地回路。圖片來自“高速信號傳播”的 Howard Johnson 博士，圖 5.33，第 353 頁。通過Signal Consulting， Inc.

高速信號和最小阻抗路徑

高速信號不遵循阻力最小的路徑；它們遵循阻抗最小的路徑。

當新工程師設計 PCB 時，他們傾向于完全忘記電路返回路徑中阻抗的電抗部分，并嚴格關注電阻。當老工程師設計 PCB 時，他們往往會做同樣的事情。誰又能責怪他們呢？很少有人能夠使用電磁模擬器，使他們能夠可視化電路在各種頻率下的行為。

在考慮返回路徑時，請記住阻抗的電抗部分隨著頻率的增加和上升/下降時間的減少變得越來越重要。

即使在適度的頻率下，電流的返回路徑也會嘗試直接在導體下方流動。如果您不提供該路徑，它將在您的電路的其他部分中找到一條不太理想的路徑——可能會在此過程中創建一個天線。

返回電流尋求阻抗最小的路徑。在低頻時，接地層中的大部分返回電流直接從負載流向源極。負載和源之間的這條直線代表電阻最小的路徑，在低頻下，也代表阻抗最小的路徑。隨著頻率的增加，走線與走線正下方的銅之間的互感會形成一條低阻抗路徑，從而導致接地層中的返回電流跟隨信號層上的走線。

如何在 PCB 設計中使用返回路徑

在 PCB 上，通過在其附近的返回路徑路由快速變化的信號。差分走線應從封裝引腳引出并立即靠近。時鐘信號和其他快速上升時間/下降時間信號應該被接地層包圍和/或在它們下方有一個完整的、不間斷的接地層，以最大限度地減少輻射 EMI噪聲。如果您的設計需要 FCC 測試，您甚至可能需要在兩個接地層之間路由快速變化的信號，并用過孔縫合圍繞它們。

以下兩張圖片展示了 PCB 布局示例，展示了降低接地噪聲的兩種方法：

在整個路徑中保持差分對在一起

在信號線的正下方或附近提供接地回路

差分對耦合在一起

將接地回路過孔放置在差分對過孔附近，以便在信號從層到層傳播時為信號提供接地回路。

在下面的示例中，左側 PCB 布局從上方顯示了幾層 PCB 疊層（信號、電源、接地、信號），并演示了電源平面上的布線。在到達接地層之前穿過電源層的信號將與電源層共享電場，而電源層的噪聲會在信號線中產生噪聲。

右側的 PCB 部分展示了兩條信號跡線周圍的接地和縫合。如果互連周圍的銅沒有連接到下面的接地層，它們可能會成為輻射元件。

結論：利用接地返回通孔和接地返回路徑

仔細和深思熟慮地規劃接地返回路徑將防止不需要的電流在電路中不應出現的部分形成。為您的所有信號（尤其是高速開關信號）提供精心設計的接地回路過孔和接地回路。

審核編輯：湯梓紅