為什么基于Cortex-M3/M4的STM32芯片組織的用戶代碼移植到基于Cortex-M0/M0+的STM32芯片時為何可能會發生非對齊錯誤？

這是因為基于Cortex-M3/M4的STM32芯片對數據訪問的對齊要求不那么嚴格，即使非對齊訪問也可以支持，當然可能會犧牲訪問效率。而對于Cortex-M0/M0+的芯片則明確不支持對數據的非對齊訪問。顯然，我們設計代碼時盡量遵循對齊訪問便于移植。

因為內核的差異導致我們在應用上的誤解或誤用，這也是常有的事情。我這里剛好就最近某STM32用戶咨詢的問題稍作整理，順便做個簡單分享。

下面是部分Cortex-M內核的NVIC特性差異對照表，有興趣的話可以看看。

該表格是我從The Definitive guide to ARM Cortex-M0 and ARM Cortex-M0+
Processors文檔里提取而來，分享給大家算是借花獻佛。