曦華科技CVM01xx系列芯片集成多個時鐘源：

(1)內部晶體振蕩電路，可外接4MHz~40MHz晶體或陶瓷諧振器

(2)外部方波輸入時鐘：最高可達50MHz

(3)內部48MHz高速RC振蕩器(FIRC)

(4) 內部8MHz低速RC振蕩器(SIRC)

(5)內部128kHz低功耗振蕩器(LPO)

(6)內部鎖相環（PLL），提供高速的系統運行時鐘

FIRC、SIRC是內部時鐘源的，不必從硬件設計角度考慮。外部振蕩器的工作范圍為4~40MHz，為PLL及部分外設提供時鐘源。

一、EXTAL和XTAL引腳

此類引腳為晶體提供接口，以控制內部時鐘發生器電路，EXTAL是晶體振蕩器放大器的輸入，XTAL是晶體振蕩器放大器的輸出。Pierce振蕩器提供了一個強大、低噪音、低功耗的外部時鐘源，可為典型的晶體振蕩器提供最佳啟動余量。CVM01xx系列支持4~40MHz的晶體或諧振器。

△表1CVM01xx - EXTAL和XTAL引腳

△圖1參考振蕩器電路

△表2振蕩器電路的組成部分

二、關于振蕩器電路PCB布局的建議

晶體振蕩器是一個模擬電路，必須根據模擬板布局規則仔細設計，具體如下：

(1)建議將PCB板送至晶體制造商，以確定負向振蕩余量及電容最佳值。數據表中包含對振蕩回路電容的建議，這些值與預期PCB、引腳等雜散容量值一起，作為一個起點

(2)XTAL/EXTAL引腳、晶體和外部電容之間的信號走線須盡可能短，這些走線應只連接到所需振蕩器元件，而不能連接到任何其他設備或元件。在MCU和外部振蕩器之間的連接不應有超過一個接地的通孔，可最大限度減少寄生電容并降低對串擾和EMI的敏感性

(3)盡量使其他數字信號線，特別是時鐘線、模擬和頻繁跳變的信號線遠離晶體連接線，來自數字信號的串擾可能會對振蕩器信號的低幅值造成影響

(4)應在晶體振蕩器區域下方放置一個接地區域，該地平面須是連接到CVM01xx的VSSx基準的干凈地。切勿將接地保護環與電路板上的任何其他接地信號相連，同時要避免實現接地環路

(5)主要的振蕩回路電流在晶體和負載電容之間流動，此信號路徑（晶振到晶振）應盡可能短，并應有一個對稱布局，因此兩個電容器的地線應盡可能靠近

如下圖所示，為振蕩器布局的推薦位置和PCB走線。

△圖2建議的晶體振蕩器布局

當gmXOSC>5 xgmcrit時，晶體振蕩器電路提供非常安全的穩定振蕩。

gmcrit定義為：gmcrit= 4 x (ESROSC+ RsEXT) x (2π x FOSC)2x (CO_OSC+ CLOAD)2

其中：

△表3超導方程 - 參數

例如，在CVM01xx單片機中設計振蕩回路，最大的放大器跨導值為gmOSCX=27 mA/V，頻率范圍為4 ~ 40MHz，選擇晶體AT-16.000MAGE-x - 16MHz /TXC晶體。

該設計具有以下特性：

△表4皮爾斯振蕩器設計示例

gmcrit= 4 x(50 + 100) x (2πx [16 x 106])2x ([10 x 10-12] + [10.5 x 10-12]2

gmcrit= 2.548 mA/V

5 x gmcrit= 12.742 mA/V

由于晶體振蕩器的超導（27 mA/V）高于5 xgmcrit，因此對增益余量的估計足以啟動振蕩。預計振蕩器將在數據手冊中規定的典型延遲后達到穩定振蕩。基于振蕩器制造商的分析和特性，RsEXT以及CEXTAL和CXTAL的值可被調整或重新定義，以確保安全振蕩余量。

頻率計設備可用于檢查和測量晶體振蕩或任何其他信號特性，但一般不建議使用示波器和頻譜分析儀，因為這此類設備通常不能區分主振蕩和假振蕩，同時，若示波器探針（盡管有些探針的阻抗很低）直接連接到振蕩電路，它將停止并可能影響或削弱晶體振蕩。

來源：深圳曦華科技

審核編輯：湯梓紅