色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CML電平學(xué)習(xí)筆記

CHANBAEK ? 來(lái)源:菜鳥EE的筆記 ? 作者:菜鳥EE ? 2023-09-20 15:32 ? 次閱讀

1.基本原理

CML電路如圖1 所示,輸入部分為一射隨器,假設(shè)T3管為N端,T4管為P端,當(dāng)P大于N時(shí)即輸入為高電平,反之為低電平。由于輸入部分為射隨器,輸出端接收到高低電平的相位與輸入端一致,當(dāng)接收為高電平時(shí),T5導(dǎo)通,其射極電位被鉗位,導(dǎo)致T6截止,16mA電流均從T5流過(guò),此時(shí)輸出為低電平。輸入為低時(shí)情況類似。可見,CML輸入輸出存在倒相的關(guān)系。

圖片

圖1

2.為什么CML電路差分輸出需要一個(gè)16mA的電流源?

差分放大電路使用一個(gè)電流源進(jìn)行偏置,可以提高其共模抑制比,并且提供一個(gè)穩(wěn)定的靜態(tài)工作點(diǎn)(差分放大電路的具體分析另起一文)。電流源的大小影響的是輸出電平的擺幅,而擺幅會(huì)影響傳輸?shù)乃俾省⒕嚯x以及電路的功耗,16mA應(yīng)為綜合考慮以上因素得到的一個(gè)標(biāo)準(zhǔn)(具體未考證)。

  1. 相關(guān)計(jì)算

一般資料中對(duì)CML電平輸入輸出相關(guān)參數(shù)的描述如下:假定CML 輸出負(fù)載為一50Ω上拉電阻,直流耦合時(shí),單端CML 輸出信號(hào)的擺幅為Vcc ~ Vcc-0.4V。在這種情況下,差分輸出信號(hào)擺幅為800mV,共模電壓為Vcc-0.2V。若CML輸出采用交流耦合至50Ω負(fù)載,CML 輸出共模電壓變?yōu)閂cc-0.4V,單端CML 輸出信號(hào)的擺幅為Vcc-0.2~Vcc-0.6V,差分信號(hào)擺幅仍為800mV。那么,以上數(shù)據(jù)是怎么來(lái)的呢?

直流耦合:

直流耦合時(shí),差分對(duì)的電流回路如圖2所示。輸出差分對(duì)的直流、交流回路是一致的。首先對(duì)其進(jìn)行靜態(tài)分析,由于T1、T2參數(shù)對(duì)稱,故16mA電流平均流過(guò)T1、T2,每個(gè)管流過(guò)8mA的電流,分到R1~R4四個(gè)電阻上,每個(gè)電阻流過(guò)的電流為4mA,所以直流耦合時(shí)的共模電壓為:

圖片

當(dāng)有差模電壓輸入時(shí),T1、T2只會(huì)導(dǎo)通一個(gè)(以T1導(dǎo)通為例),16mA電流由R1、R3一起提供,每個(gè)電阻提供8mA電流,因此單端擺幅為:

圖片

圖片

圖2

由共模電壓定義:

圖片

設(shè)單端輸出電壓高電平為x,低電平為x-0.4,差分輸出時(shí)一端為高另一端為低,則有:

圖片

解得,x為VCC,單端電壓變化范圍為VCC~VCC-0.4。

那么,為什么差分?jǐn)[幅為800mV呢?

當(dāng)T1導(dǎo)通、T2截止時(shí),VOUT-為VCC,VOUT+為VCC-0.4V,兩者壓差為400mv;當(dāng)T2導(dǎo)通、T1截止時(shí),VOUT+為VCC,VOUT-為VCC-0.4V,兩者壓差也為400mv,似乎差分?jǐn)[幅也應(yīng)該為400mv,實(shí)則不然。分析如下:

當(dāng)T1導(dǎo)通、T2截止時(shí),VOUT-為VCC,VOUT+為VCC-0.4V,此時(shí)為輸出差分電壓的低電平,其值為:

圖片

當(dāng)T2導(dǎo)通、T1截止時(shí),VOUT+為VCC,VOUT-為VCC-0.4V,此時(shí)為輸出差分電壓的高電平,其值為:

圖片

故差分?jǐn)[幅為:

圖片

交流耦合:

交流耦合時(shí),T1、T2的電流回路如圖3所示。首先進(jìn)行靜態(tài)分析,由于電容的隔直作用,R3、R4不能向T1、T2提供直流分量,所以16mA電流由R1、R2提供,流過(guò)每個(gè)電阻的電流為8mA,可得共模電壓為:

圖片

圖片

圖3

當(dāng)有差模電壓輸入時(shí),T1、T2只會(huì)導(dǎo)通一個(gè)(以T1導(dǎo)通為例),由于電容通交流,16mA電流由R1、R3一起提供,每個(gè)電阻提供8mA電流,因此單端擺幅為:

圖片

單端電壓的輸出范圍為VCC-0.2~VCC-0.6V,差分?jǐn)[幅為800mV交流耦合時(shí)(以T1導(dǎo)通為例),16mA電流均流過(guò)T1一個(gè)管,但是輸出電壓最大為VCC-0.2,表示即使在T2截止,R2上也有電流流過(guò),且流向只能時(shí)通過(guò)電容、R4、形成回路,這個(gè)電流應(yīng)為應(yīng)為電容放電過(guò)程產(chǎn)生的電流。

根據(jù)CML的電路分析,其輸入輸出電平為固定的,因此電平門限無(wú)需討論。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電平
    +關(guān)注

    關(guān)注

    5

    文章

    360

    瀏覽量

    39883
  • 差分放大電路
    +關(guān)注

    關(guān)注

    18

    文章

    159

    瀏覽量

    49923
  • CML
    CML
    +關(guān)注

    關(guān)注

    0

    文章

    32

    瀏覽量

    19306
  • 差模電壓
    +關(guān)注

    關(guān)注

    0

    文章

    24

    瀏覽量

    8442
  • 射隨器
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    8926
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    LVDS、CML、LVPECL不同邏輯電平之間的互連(二)

    本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。 下面詳細(xì)介紹第二部分:不同邏輯電平之間的互連。 1、LVPECL的互連 1.1、LVPECL到CML的連
    的頭像 發(fā)表于 12-20 11:49 ?2.5w次閱讀
    LVDS、<b class='flag-5'>CML</b>、LVPECL不同邏輯<b class='flag-5'>電平</b>之間的互連(二)

    淺談LVDS、CML、LVPECL三種差分邏輯電平之間的互連

    本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。由于篇幅比較長(zhǎng),分為兩部分:第一部分是同種邏輯電平之間的互連,第二部分是不同種邏輯電平之間的互連。 下面詳
    的頭像 發(fā)表于 12-20 11:39 ?3.8w次閱讀
    淺談LVDS、<b class='flag-5'>CML</b>、LVPECL三種差分邏輯<b class='flag-5'>電平</b>之間的互連

    LVDS電平學(xué)習(xí)筆記

    LVDS電平是根據(jù)ANSI/EIA/TIA-644定義的一種電平標(biāo)準(zhǔn),其標(biāo)準(zhǔn)定義的相關(guān)參數(shù)如下。
    的頭像 發(fā)表于 09-20 15:29 ?1702次閱讀
    LVDS<b class='flag-5'>電平</b><b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>

    什么是CML電平#硬聲新人計(jì)劃

    fpga邏輯電平CML
    小魚教你模數(shù)電
    發(fā)布于 :2021年11月25日 11:37:48

    比較器ADCMP606的CML輸出只想用到CML的正極作為輸出,負(fù)極接地可以嗎?

    比較器ADCMP606是CML差分電平輸出,這里我只想用到CML的正極作為輸出,負(fù)極接地,請(qǐng)問(wèn)這樣做是否可行?
    發(fā)表于 10-19 09:26

    差分邏輯電平,LVDS、xECL、CML、HCSL/LPHCSL、TMDS等

    本篇主要介紹常用的差分邏輯電平,包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。
    發(fā)表于 07-17 19:37

    ADCMP606是CML差分電平輸出,用到CML的正極作為輸出,負(fù)極接地可以嗎?

    比較器ADCMP606是CML差分電平輸出,這里我只想用到CML的正極作為輸出,負(fù)極接地,請(qǐng)問(wèn)這樣做是否可行?
    發(fā)表于 11-23 08:05

    為什么ADCMP580的輸出CML電平采用負(fù)電平?

    為什么ADCMP580的輸出CML電平采用負(fù)電平,一般CML電平均使用VCC=3.3V等正電平
    發(fā)表于 12-19 06:34

    SN65CML100 1.5Gbps LVDS/LVPECL/CMLCML 轉(zhuǎn)換器/中繼器

    電子發(fā)燒友網(wǎng)為你提供TI(ti)SN65CML100相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有SN65CML100的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料,SN65CML100真值表,SN65CML
    發(fā)表于 10-16 10:08
    SN65<b class='flag-5'>CML</b>100 1.5Gbps LVDS/LVPECL/<b class='flag-5'>CML</b> 至 <b class='flag-5'>CML</b> 轉(zhuǎn)換器/中繼器

    LVDS和CML與LVPECL的同種差分邏輯電平之間的互連教程

    本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。由于篇幅比較長(zhǎng),分為兩部分:第一部分是同種邏輯電平之間的互連,第二部分是不同種邏輯電平之間的互連。
    發(fā)表于 01-07 16:30 ?36次下載
    LVDS和<b class='flag-5'>CML</b>與LVPECL的同種差分邏輯<b class='flag-5'>電平</b>之間的互連教程

    詳解信號(hào)邏輯電平標(biāo)準(zhǔn):CMOS、TTL、LVCMOS、LVTTL、ECL、PECL、LVPECL、LVDS、CML資料下載

    電子發(fā)燒友網(wǎng)為你提供詳解信號(hào)邏輯電平標(biāo)準(zhǔn):CMOS、TTL、LVCMOS、LVTTL、ECL、PECL、LVPECL、LVDS、CML資料下載的電子資料下載,更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料,希望可以幫助到廣大
    發(fā)表于 04-09 08:45 ?91次下載
    詳解信號(hào)邏輯<b class='flag-5'>電平</b>標(biāo)準(zhǔn):CMOS、TTL、LVCMOS、LVTTL、ECL、PECL、LVPECL、LVDS、<b class='flag-5'>CML</b>資料下載

    學(xué)習(xí)筆記】單片機(jī)匯編學(xué)習(xí)

    學(xué)習(xí)筆記】單片機(jī)匯編學(xué)習(xí)
    發(fā)表于 11-14 18:21 ?15次下載
    【<b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>】單片機(jī)匯編<b class='flag-5'>學(xué)習(xí)</b>

    邏輯電平--差分信號(hào)(PECL、LVDS、CML)電平匹配

    由于各種邏輯電平的輸入、輸出電平標(biāo)準(zhǔn)不一致,所需的輸入電流、輸出驅(qū)動(dòng)電流也不同,為了使不同邏輯電平能夠安全、可靠地連接,邏輯電平匹配將是電路設(shè)計(jì)中必須考慮的問(wèn)題。
    的頭像 發(fā)表于 11-10 10:01 ?1.4w次閱讀

    ECL/PECL/LVPECL電平學(xué)習(xí)筆記

    LVPECL電平是常用的一種邏輯電平,大部分資料對(duì)該電平的描述為:由ECL電平發(fā)展而來(lái),但是對(duì)其邏輯電平門限的確定、為什么要加一個(gè)偏置
    的頭像 發(fā)表于 09-21 17:04 ?4718次閱讀
    ECL/PECL/LVPECL<b class='flag-5'>電平</b><b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>

    信號(hào)完整性學(xué)習(xí)筆記CML

    CML即Current Mode Logic,也就是電流模式邏輯,CML電路主要靠電流驅(qū)動(dòng),可以說(shuō)CML是所有高速數(shù)據(jù)接口形式中最簡(jiǎn)單的一種
    的頭像 發(fā)表于 10-02 14:57 ?5471次閱讀
    信號(hào)完整性<b class='flag-5'>學(xué)習(xí)</b><b class='flag-5'>筆記</b>之<b class='flag-5'>CML</b>
    主站蜘蛛池模板: 国产av在线看的| 亚洲视频一区| 伊人久久国产精品| 国产美女影院| 少妇无套内谢久久久久| 国产精品禁18久久久夂久| 小莹的性荡生活45章| 好爽好深太大了再快一点| 午夜天堂一区人妻| 精品国产乱码久久久久久免费流畅 | fyeex性欧美人与曾| 日韩欧美中文字幕在线| 国产精品久久久久久久AV下载 | 国外经典三级| 無码一区中文字幕少妇熟女H| 国模大胆一区二区三区| 亚洲色婷婷久久精品AV蜜桃| 麻豆Av国产在线播放| 2020精品极品国产色在线| 久久福利影院| 99久久蜜臀亚洲AV无码精品| 热久久国产欧美一区二区精品| 国产精品人妻久久无码不卡| 亚洲一二三产品区别在哪里| 嫩草影院在线观看网站成人| CHINSEFUCKGAY无套| 桃花免费高清在线观看| 国产剧情福利AV一区二区| 玩弄放荡人妻一区二区三区| 国产精品毛片AV久久97| 野花日本免费完整版高清版动漫 | 桃花论坛POWERED2019| 久久99国产精品蜜臀AV| 野花韩国高清完整版在线观看5| 免费毛片在线播放| fryee性欧美18 19| 亚洲国产欧美在线人成aaaa20| 国产又黄又硬又粗| 69式国产真人免费视频| 视频成人永久免费看| 久久久久久久久a免费|