當一項顛覆性技術問世的時候，誰能搶占先機占領制高點，誰就擁有了霸權力量。

就在ChatGPT推動人工智能技術即將來到奇點的時候，美國出手將浪潮、 龍芯列入實體清單。這明顯是在壓制中國人工智能產業。

那本土企業如何破局，

Chiplet概念成了市場關注的焦點。

Chiplet到底有沒有這般魔力？今天咱們就來聊聊這個話題。

Chiplet是什么

Chiplet是一種全新的芯片設計理念為了便于理解，咱們先來看看目前的芯片是怎么設計出來的。

大家會經常聽到SoC這樣一個芯片代名詞。它是把很多的功能模塊，比如CPU、存儲器、接口這些通通集成在一個芯片上，做成一個大芯片。

而Chiplet呢，與SoC反其道而行之，字面上翻譯叫做“芯粒”，可以理解為小芯片的意思。

在Chiplet設計理念下，是將原本SoC中的每個功能模塊都單獨拆出來，做成具有單獨功能的一個個小芯片單元。

之后，通過先進封裝技術，像搭積木一樣，把這些小芯片再集成為一個系統級芯片。

Chiplet、SoC、SiP區別

SoC（system on chip）叫做片上系統。是圍繞CPU，將各種功能模塊都集成在一顆芯片上的產物。

而Chiplet則不同，是先將各個功能模塊做成小芯片，之后再封裝到一起，組成系統級芯片。

表面上看，似乎只是制造工序的區別，其實Chiplet與SoC本質的不同是“異構異質”。

異構集成，指的是可以將不同工藝的芯片集成到一起。

在SoC中，由于是在一個芯片中進行集成的，所以各個功能模塊必須采用同一工藝制程，要是14nm的都是14nm的，要是7nm的都得是7nm的。

而在Chiplet模式下，不同工藝的芯片可以湊到一起。比如CPU用7nm的，接口芯片用14nm的。這就是異構的概念。

異質集成，是指不同材料的芯片可以集成為一體。SoC肯定是辦不到的。而Chiplet模式下，可以將Si、GaN、InP等等不同材質的小芯片集成到一起。

我們再來說說Chiplet與SiP的區別

SiP（system in package）指系統級封裝。通過將多種功能的芯片，包括處理器、存儲器、FPGA等功能芯片集成在一個封裝內，從而實現一個完整的系統。

在概念上來講，SiP與Chiplet很像。并且SiP同樣能夠實現異構異質集成的。而它們兩者的區別在于，SiP是將不同芯片封裝在一個基板上，Chiplet則是封裝到芯片上。

因此，Chiplet還是屬于芯片，而SiP只能算作小系統。Chiplet能達到SoC的性能 而SiP則不一樣，因此Chiplet多用于高性能領域，SiP多用于小型化消費級產品。

Chiplet的存在價值

了解了Chiplet的概念，可能有人會說，相比SoC，Chiplet工序既繁瑣、又無法完全超越SoC的性能，這不是脫褲子放屁多此一舉嘛。

而Chiplet確實有它存在的意義，主要分如下這么幾點：

1. 提升良率： 在芯片制造過程中，一片晶圓有固定的缺陷率。遇到這些無法修復的壞點，只能把它剔除掉。

在同樣缺陷分布的情況，切割裸片的的尺寸越大，缺陷的影響率就越高。

SoC是在一整顆芯片上進行集成的，所以單顆SoC芯片的尺寸會隨著集成規模的擴大而越來越大。

當一顆芯片的尺寸達到400甚至600平方毫米時，芯片的良率就會變的很低。這個時候，采用Chiplet模式，將大芯片拆成一個個小芯片的制造成本就會有優勢。

在這種現實情況下，Chiplet或許是一個必然趨勢。

芯粒復用：

在系統級芯片上，很多功能模塊都是標準化的。那么在Chiplet模式下，應商就可以生產出很多標準化的芯粒，下游客戶直接購買芯粒進行封裝就可以了。

這就相當于芯粒的重復使用，無形中降低了開發難度，提升了效率。

此外，Chiplet模式具有異構集成的特點。有時候一顆高性能芯片，只需要CPU滿足更高制程，其他芯片制程低一些沒關系。

在SoC中，所有功能模塊都得跟著最高制程走。而在Chiplet模式下就可以區別配置。

比如AMD在第三代銳龍（Ryzen）處理器上就沿用了第二代霄龍（EPYC）處理器的I/O芯片。

由于SoC上所有功能模塊需同步迭代，伴隨制程提高，芯片設計成本隨之大幅增長。

在工藝節點為 28nm 時，單顆芯片設計成本約為 0.41 億美元，而工藝節點為 7nm 時，設計成本快速提升至 2.22 億美元。

Chiplet模式下，芯?？梢赃x擇性迭代，這種復用的結果會明顯節約設計成本、縮短研發周期。

落后制程彎道超車：

目前Chiplet具有兩個設計思路。一個是按照功能將不同模塊拆分，比如AMD的三代銳龍處理器。

還有一種設計架構是把具備完整功能的小芯片集合起來，目的是實現性能的增長。

比如蘋果的M1 Ultra芯片，就是堆疊了兩顆M1 Max芯片，從而獲得兩倍算力。 那么在第二種思路下，理論上可以通過Chiplet的堆疊，讓低端產品實現高端產品的性能。

目前美國對中國高端制程芯片的封鎖很嚴密，那我們就采用Chiplet技術，拿14nm、28nm的芯片堆出7nm、5nm的效果。所以這也是Chiplet概念近期炒作的邏輯之一。

Chiplet與封裝技術

Chiplet只能說是一種芯片的設計理念，真的要把一個個芯粒拼裝在一起，關鍵得看封裝技術能不能跟得上。

2.5D和3D先進封裝，是配合Chiplet的工藝手段。

2.5D封裝，是目前應用于Chiplet模式的主流方案，整體技術相對比較成熟。

什么是2.5D封裝？說白了就是把一個個芯粒并列排布封裝在一起。

不同芯粒之間如何實現互聯互通，需要在下層PCB板與上層芯粒間，加入一片硅中介板（Silicon Interposer）。

硅中介板本身沒什么特別的，類似于一顆沒有功能的晶圓。但難點在于，要在Interposer內部做很多硅通孔（TSV），起到電氣垂直互聯的作用。

這個工藝難度還是不小的。目前2.5D封裝代表技術有三種，分別是臺積電的CoWoS、英特爾的EMIB以及三星的I-Cube。

3D封裝相比2.5D能夠實現更高密度的堆疊。相比2.5D，小芯片可以直接摞在一起，這就需要在小芯片內直接制作硅通孔（TSV）。因此難度更大。

目前3D封裝技術還不是很成熟。比較完善的是應用在DRAM領域，可以實現100多層的上下堆疊，但這都是同質范疇的，異質堆疊還沒那么快。

3D封裝技術目前主要有臺積電的SoIC、英特爾的Foveros、三星的X-Cube?？吹經]，還是這三家公司。它們的共同特點是都有晶圓制造能力，利用卡位優勢，開發自己的先進封裝技術。

當然傳統封測廠同樣也沒閑著，在2.5D/3D封裝技術上都有布局。比如國內通富微電、長電科技等等。

總的來說，Chiplet理想很豐滿，但需要依托封裝技術才能實現。

Chiplet與AIGC

這波AIGC的風口為什么能把Chiplet概念帶起來？他們之間有兩個維度的關系。 第一點在前面文章中提到過，在美國技術封鎖的背景下，咱們有望通過Chiplet架構去堆疊芯片的性能，支持算力基礎。屬于解決開脖子的邏輯。

而第二點呢，目前Chiplet模式下產出的芯片，只有在高性能領域才有切實的需求。這與人工智能需要的大算力芯片不謀而合。

前面也講到過，Chiplet概念的誕生，其實是為了解決SoC芯片越來越大、制程越來越高以后產生的弊端。比如良率下降、設計成本增加、研發周期更長等問題。

這里核心的矛盾點是后摩爾時代，SoC芯片再迭代下去，投入的成本與性能的增長越來越不成正比。

比如就拿芯片尺寸來說，200、300平方毫米以下的芯片，根本就不用做成Chiplet架構，SoC芯片是最優解。

但當芯片尺寸來到600、800平方毫米甚至更高的時候，也許一顆SoC芯片的性能是提高了1倍、2倍，但所投入的綜合成本將是5倍、10倍的增長。這個時候Chiplet模式的經濟效益就凸顯出來了。

而這些大尺寸、高制程的芯片，一大應用場景就是在數據中心、AI處理器上。

也就是說AIGC如果迎來爆發式增長，那么對于算力的需求會持續擴張，AI芯片再迭代下去，Chiplet模式將成為主流。最終帶動Chiplet產業鏈實現快速增長。

根據Omdia的預測，到2024年，Chiplet的全球市場空間會達到58億美元，到2035年，市場空間將增長到570億美元，年均增速超過30%。

大家不要覺得很夸張，根據WSTS數據，2022年全球半導體市場規模為5735億美元。570億美元只是今天全市場的十分之一。

Chiplet模式下帶來的變化

IP核： IP是知識產權的意思。芯片領域中的IP核，可以理解為一種已經設計好的電路模塊。

在半導體發展早期，沒有IP核這個概念，每設計一款芯片，電路都要重新設計。之后大家發現，其實芯片中有很多功能都是相似的，那能不能把這些部分變成模塊化，以后再設計芯片時，直接拿過來用就可以了。這就是IP核存在的邏輯。

現在要設計一款SoC芯片，設計企業會從IP供應商那里先購買一些IP核，再結合自研模塊，集成為一個SoC。

IP核就成為了芯片設計環節中的復用產品。好比你要設計一款汽車，輪轂的式樣直接用別人的就可以了。

而在Chiplet下，這種產業鏈模式會發生變化。核心在于傳統的IP核只停留在設計層面，可Chiplet中，IP核可以直接變成一顆顆芯粒，這就形成了硅片形態。

還是拿汽車舉例，Chiplet模式下，IP核不再是設計層面的輪轂式樣，而是變成了實實在在制造好的汽車輪轂。

在這樣的邏輯下，以前的IP供應商可以把手中的各種IP制造成小芯片。

這樣一來，首先，IP供應商的收入結構變了，以前是IP授權，現在是芯片銷售。由于捆綁了芯片制造環節，收入規模會增加。

其次，IP供應商的下游客戶將從芯片設計企業轉變為芯片直接需求方。比如互聯網公司、手機、電腦制造商這些。那相當于IP供應商從tier2變成了tier1，等級進階了。

OSAT： OSAT指的是外包封測廠。Chiplet對于封測有帶動作用。

其一，之前提到，Chiplet需要先進封裝技術的支撐。先進封裝工藝難度大，價值量自然更高，這有益于提升封測廠的盈利水平。

其二，Chiplet模式下，伴隨著產業鏈結構的變化。未來很有可能，下游產品公司購買小芯片，之后直接找OSAT企業去集成芯片。對于OSAT廠相當于拓展了優質客戶，同時提升了產業鏈的地位。

其三，把一顆大的SoC拆成幾個小的Chiplet，之前可能只測一個關鍵參數，現在每個小芯片都要做測試。相當于增加了封測廠的測試需求。

當然，外包封測廠未來面臨著晶圓代工廠的競爭，畢竟人家掌握著核心制造環節，再提供封裝服務，是順理成章的。

EDA： EDA是芯片設計的輔助軟件。隨著芯片線寬不斷縮小，EDA的作用越來越突顯。 而傳統EDA的思路與Chiplet模式是有些矛盾的，缺乏對于芯片與封裝之間影響的考慮。導致芯片在2.5D、3D堆疊封裝后效率上不去。

所以針對Chiplet，EDA也應該考慮新的架構。這一變化對于國內EDA企業去追趕海外龍頭是有所幫助的。就好比國內車企在內燃機時代玩不過海外巨頭，但電動車咱們是一個起跑線。

當然這個比喻太夸張了，國內EDA企業還有很多短板要補上，不可能說一個Chiplet時代就實現逆襲。

Chiplet負面思考

說了那么多關于Chiplet的好，我們也要去分析分析它的難點與短板在哪里。 首先要說的是關于性能這個話題，通過Chiplet方式堆疊芯片，是可以提高性能，但目前效率不高。

按照華為之前測試的結果，拿2個14nm芯片做堆疊，只能達到10nm芯片的性能。用5個14nm的芯片，才能接近7nm水平。

這就達不到1+1=2的程度，更別提什么要拿28nm芯片就能堆出7nm的性能，想都不要想。

這里面的問題與封裝工藝有關，與EDA軟件有關，總之傳輸速率、散熱、干擾這些問題沒法完美解決。

其次是效益問題。Chiplet要用到先進封裝，雖然目前2.5D封裝技術已經商業化了，但封裝成本還是很高的。

我們看上面這張圖，在14nm和5nm制程下，做了不同封裝工藝的成本對比。

在14nm上，2.5D封裝比SoC成本還是高的，沒有效益優勢。只有到5nm水平，規?；?，2.5D封裝才比SoC有更低的成本。

所以按照目前的狀態，Chiplet只能替代高制程、大尺寸的SoC芯片。應用空間還是比較狹小的。

未來先進封裝成本的下降決定著Chiplet的應用范圍，但不可能達到全面替代SoC的程度。

還有就是接口標準的問題。目前Chiplet的發展比較初級，基本是自己搞自己的。而要想達到設想的終極狀態，芯粒能像IP核一樣在市場流通，所有芯片的互聯標準必須要統一起來。

目前英特爾建立了小芯片聯盟（UCIe），中國也開始制定小芯片接口技術標準。但中美關系或許是個羈絆，制約整個Chiplet產業的發展。

最后，還是要說說“卡脖子”這件事。如果漂亮國對咱們的技術封鎖只是小打小鬧，通過Chiplet或許我們在大算力芯片上不至于輸的太慘。

而如果是全面打擊、晶圓制造、設備、材料、甚至EDA軟件每個環節都設置障礙，Chiplet根本沒法解決“卡脖子”問題。

對于Chiplet我們更多應該關注的是它的產業趨勢，而不是把它炒作成“救命神器”。

相關企業：

前面文章提到，Chiplet模式下，對于IP核企業，以及封測企業，尤其是具有先進封裝技術的封測企業整體上是利好的。

先說IP核企業。目前A股比較純的公司有一家，叫芯原股份。它的業務收入可以總結為兩大塊。一個是幫下游產品客戶定制芯片，既可以設計、也可以找代工廠生產。另一塊業務就是IP授權。

公司通過不斷的并購，目前已經是全球排名第七、國內排名第一的IP授權服務商了。

公司主要的IP核集中在GPU、NPU、DSP、VPU這些領域，與AI芯片是比較貼合的。

在Chiplet領域，公司自然有布局，是國內首批加入UCIe聯盟的企業之一。

總的來說，從業務純度、產品線貼合度、以及市場的稀缺程度來看，芯原股份是比較受益Chiplet概念的標的。

下面再來說說封測企業。由于傳統封測技術壁壘不高，中國已經承接了來自全球的封測業務。在全球排名靠前的企業包括長電、通富、華天這些。

由于這些龍頭企業的技術實力靠前，在先進封裝技術上都或多或少有建樹，因此都算Chiplet利好標的。

這里重點說下通富微電，因為它在Chiplet上預期更好一些。

通富微電2016年收購了AMD的封測業務，從此就傍上了“大佬”，與AMD深度捆綁，承接了AMD大部分封測訂單。

而AMD算是Chiplet方案的開山鼻祖，2019年的銳龍2處理器，就使用了Chiplet架構。也是因為Chiplet技術的加持，AMD把英特爾干的不行。

通富微電與AMD捆綁那么深，自然在先進封裝技術上，走在了全球的前端。

目前公司已建成國內頂級超大尺寸FCBGA研發平臺與2.5D/3D封裝平臺（VISionS）。并且已經開始大規模生產Chiplet 產品了。

所以，在A股市場如果找先進封裝企業，不談股性，通富微電的基本面是最純粹的。

最后總結一下。Chiplet在需求端確實會受益AIGC的發展在供給端則要看先進封裝技術的不斷突破。

有人可能會問，為什么GPU大佬英偉達還沒有使用Chiplet？可能因為它的產品附加值太高了，現在過的還很舒服。但當英偉達準備上chiplet的時候，chiplet的大勢或許就真的來了。

審核編輯：劉清