《半導(dǎo)體芯科技》編譯

來源：EENEWS EUROPE

新思科技（Synopsys）表示，其客戶已在臺積電2nm工藝上流片了多款芯片，同時對模擬和數(shù)字設(shè)計流程進(jìn)行了認(rèn)證。

新思科技表示，臺積電2nm N2納米片工藝的數(shù)字設(shè)計流程正在實現(xiàn)多次流片，而模擬設(shè)計流程已在多個設(shè)計啟動中采用。預(yù)計將于2024年提供樣品。

這是在領(lǐng)先工藝上同時提供模擬設(shè)計流程和庫與數(shù)字設(shè)計流程和庫的重大舉措，特別是從FINFET晶體管轉(zhuǎn)向納米片、全柵（GAA）器件之際。由此需要新的設(shè)計和驗證工具，該類設(shè)備是由Ansys和是德科技（Keysight）開發(fā)的。

設(shè)計流程采用Synopsys.ai全棧人工智能驅(qū)動的EDA套件以及正在開發(fā)的接口IP，以降低集成風(fēng)險并加快時間。該技術(shù)主要是針對高性能計算PC、AI和移動SoC。

包括Synopsys DSO.ai在內(nèi)的AI驅(qū)動設(shè)計技術(shù)應(yīng)用于優(yōu)化2nm N2設(shè)計，以提高功耗、性能和面積。

臺積電設(shè)計基礎(chǔ)設(shè)施管理部門負(fù)責(zé)人Dan Kochpatcharin表示：“先進(jìn)SoC設(shè)計的高質(zhì)量結(jié)果和更快的上市時間是臺積電和新思科技長期合作的目標(biāo)。”

“我們與新思科技等設(shè)計生態(tài)系統(tǒng)合作伙伴密切合作，為臺積電最先進(jìn)的工藝技術(shù)提供全方位的一流解決方案，為我們共同的客戶提供明顯的優(yōu)勢，滿足高性能應(yīng)用的芯片需求，同時擁有經(jīng)過驗證的路徑可以將設(shè)計從一個節(jié)點快速遷移到另一個節(jié)點。”

新思科技EDA集團(tuán)戰(zhàn)略與產(chǎn)品管理副總裁Sanjay Bali表示：“臺積電N2工藝的新思科技數(shù)字和模擬設(shè)計流程代表了新思科技在整個EDA堆棧中的重大投資，可幫助設(shè)計人員快速啟動N2設(shè)計，通過不斷提高的功耗、性能和芯片密度來區(qū)分其SoC，并加快上市速度。我們與臺積電密切合作，通過每一代臺積電工藝技術(shù)，提供客戶創(chuàng)新和增強(qiáng)競爭優(yōu)勢所需的獨有EDA和IP解決方案。”

新思科技模擬流程可實現(xiàn)在臺積電先進(jìn)工藝上從一個節(jié)點到另一個節(jié)點的設(shè)計的高效重用。作為經(jīng)過認(rèn)證的EDA流程的一部分，新思科技提供可共同操作的工藝設(shè)計套件（iPDK）和Synopsys IC驗證器物理驗證，以進(jìn)行全芯片物理簽核。

Ansys和是德科技針對TSMC N4P RF FinFET工藝開發(fā)了RF設(shè)計參考流程，并具有運行速度低至2nm的可共同操作的iPDK。

模擬設(shè)計遷移流程可跨，N4P、N3E和N2工藝技術(shù)使用。模擬設(shè)計遷移流程是新思科技定制設(shè)計系列的一部分，包括基于機(jī)器學(xué)習(xí)的原理圖和基于模板的布局遷移解決方案，可加快整體模擬設(shè)計遷移任務(wù)的速度。

這些設(shè)備集成了寄生感知、優(yōu)化的人工智能驅(qū)動，有助于克服調(diào)整模擬設(shè)計以滿足所有規(guī)格通常需要的手動和迭代工作。利用該流程，工程師可以在新技術(shù)節(jié)點中優(yōu)化其設(shè)計，同時節(jié)省數(shù)周的工程時間和精力。

Bali表示：“芯片復(fù)雜性的增加、工程資源的限制以及更嚴(yán)格的交付窗口正在推動公司采用人工智能驅(qū)動的解決方案，以幫助加快結(jié)果質(zhì)量并縮短取得結(jié)果的時間。”

“我們與臺積電進(jìn)行合作，在臺積電N4P、N3E和N2工藝的模擬設(shè)計遷移流程上，使共同客戶能夠通過從節(jié)點到節(jié)點的高效遷移來實現(xiàn)巨大的生產(chǎn)力提升。”

目前，經(jīng)過認(rèn)證的EDA流程現(xiàn)已推出。

審核編輯 黃宇