基于大語(yǔ)言模型的人工智能（AI）技術(shù)在過(guò)去十幾個(gè)月的時(shí)間里呈現(xiàn)出爆發(fā)式發(fā)展，全球已有多家企業(yè)向公眾開(kāi)放其大模型產(chǎn)品，并且不乏多模態(tài)、內(nèi)容生成等進(jìn)階應(yīng)用。然而，算力需求和部署速度之間的落差仍是推進(jìn)生成式AI應(yīng)用落地的主要障礙之一。據(jù)測(cè)算，從小模型發(fā)展到大模型，10年間AI對(duì)算力的需求提升了40萬(wàn)倍——這一增長(zhǎng)速度遠(yuǎn)超摩爾定律。許多處于全球前列的半導(dǎo)體企業(yè)，都在致力于探索新的創(chuàng)新路徑。

不久前舉辦的華美半導(dǎo)體協(xié)會(huì)（CASPA）2023年年會(huì)，也將主題放在了半導(dǎo)體如何賦能AI發(fā)展。筆者注意到包括英偉達(dá)首席執(zhí)行官黃仁勛、長(zhǎng)電科技首席執(zhí)行長(zhǎng)鄭力等眾多全球半導(dǎo)體知名企業(yè)高管，在論壇上圍繞上述主題進(jìn)行了深入探討，從設(shè)計(jì)、晶圓制造、封測(cè)、產(chǎn)業(yè)鏈合作等角度，闡述了各自的觀點(diǎn)。封測(cè)作為后摩爾時(shí)代承載半導(dǎo)體產(chǎn)業(yè)創(chuàng)新的重要環(huán)節(jié)，備受整個(gè)產(chǎn)業(yè)的關(guān)注。作為封測(cè)環(huán)節(jié)的代表，鄭力在論壇發(fā)言中表示，以異構(gòu)異質(zhì)、高密度互連為主要特征的高性能封裝技術(shù)，將為半導(dǎo)體在人工智能領(lǐng)域的應(yīng)用提供無(wú)限機(jī)會(huì)。

芯片成品制造承載集成電路產(chǎn)業(yè)創(chuàng)新

戈登·摩爾在其定義摩爾定律的文章中，除了預(yù)測(cè)晶體管數(shù)目指數(shù)級(jí)增長(zhǎng)，還預(yù)測(cè)了可以用小芯片封裝組成大系統(tǒng)的集成電路未來(lái)技術(shù)發(fā)展方向。只不過(guò)在之后半個(gè)多世紀(jì)中晶體管密度的性能增長(zhǎng)方式總體上暢行無(wú)阻，系統(tǒng)集成并未被當(dāng)作主攻方向。

而當(dāng)步入“后摩爾時(shí)代”，晶體管微縮集成逼近物理極限，并且由此帶來(lái)的研發(fā)、制造成本已經(jīng)超出了摩爾定律所定義的比率，這也直接引發(fā)了AI所需高算力的成本顯著上升。

此時(shí)，摩爾定律中提到的微系統(tǒng)集成，給產(chǎn)業(yè)帶來(lái)轉(zhuǎn)換創(chuàng)新賽道的機(jī)會(huì)。

從晶體管微縮，到微系統(tǒng)集成，意味著最主要的創(chuàng)新環(huán)節(jié)從晶圓制造向后道成品制造轉(zhuǎn)移——這一轉(zhuǎn)變事實(shí)上正在發(fā)生。長(zhǎng)電科技首席執(zhí)行長(zhǎng)鄭力在此次CASPA 2023年年會(huì)上也談到了生成式人工智能（AIGC）所采用的芯片特點(diǎn)。他提到：“AIGC所使用的核心芯片，現(xiàn)在專(zhuān)注于微系統(tǒng)級(jí)與Chiplet結(jié)構(gòu)，而不僅僅是晶體管制程，越來(lái)越多的半導(dǎo)體創(chuàng)新基于微系統(tǒng)集成，而微系統(tǒng)集成由高性能先進(jìn)封裝提供支持。”

這一觀點(diǎn)也揭示了微系統(tǒng)集成的創(chuàng)新關(guān)鍵，即高性能先進(jìn)封裝領(lǐng)域的創(chuàng)新，是微系統(tǒng)集成實(shí)現(xiàn)發(fā)展的關(guān)鍵路徑。近兩年全球頭部晶圓制造企業(yè)和后道成品制造企業(yè)，紛紛加碼Chiplet等異構(gòu)異質(zhì)集成封裝的研發(fā)制造，原因也正在于此。

高性能封裝創(chuàng)新破解算力困局

高性能計(jì)算（HPC）為大模型開(kāi)發(fā)和訓(xùn)練提供核心的算力，是集成電路創(chuàng)新以解放AI潛力的最重要場(chǎng)景之一。目前行業(yè)主要通過(guò)將芯片成品制造環(huán)節(jié)向2.5D/3D高性能封裝發(fā)展，來(lái)實(shí)現(xiàn)更高密度的小芯片集成和更高的微系統(tǒng)內(nèi)互連速度，以便在穩(wěn)控成本的同時(shí)提升芯片微系統(tǒng)的整體性能表現(xiàn)。

對(duì)于微系統(tǒng)創(chuàng)新，那些封裝技術(shù)類(lèi)型齊全，具有技術(shù)產(chǎn)品優(yōu)勢(shì)的封測(cè)企業(yè)，更容易整合技術(shù)儲(chǔ)備，提供從單個(gè)功能模塊到整體封裝互連的解決方案。筆者了解到，長(zhǎng)電科技正是因?yàn)樵诙喾N先進(jìn)封裝類(lèi)型上都擁有豐富的技術(shù)積累和研發(fā)制造經(jīng)驗(yàn)，因此其打造的系統(tǒng)級(jí)、一站式高性能計(jì)算芯片封測(cè)解決方案可全面覆蓋HPC系統(tǒng)基礎(chǔ)架構(gòu)中采用多種封裝技術(shù)的各個(gè)模塊。

計(jì)算模塊方面，長(zhǎng)電科技推出了Chiplet架構(gòu)的XDFOI系列工藝，可提供多層極高密度走線和極窄節(jié)距凸塊互連接，集成多顆裸片、高帶寬內(nèi)存（HBM）和無(wú)源器件，在優(yōu)化成本的同時(shí)實(shí)現(xiàn)更好的性能及可靠性；對(duì)于存儲(chǔ)模塊，長(zhǎng)電科技可提供16顆堆疊3D NAND存儲(chǔ)器封裝、基于UFS的多芯片封裝等技術(shù)，可實(shí)現(xiàn)超薄芯片封裝，助力系統(tǒng)的小型化。這兩種模塊還可利用2.5D/3D高性能異構(gòu)異質(zhì)集成封裝技術(shù)實(shí)現(xiàn)“存算一體”，進(jìn)一步提高算力。

對(duì)于電源模塊，長(zhǎng)電科技的產(chǎn)品已經(jīng)覆蓋碳化硅（SiC）、氮化鎵（GaN）等新材料功率器件，在散熱和可靠性上擁有多項(xiàng)專(zhuān)利技術(shù)。長(zhǎng)電科技還與國(guó)內(nèi)外客戶就光電合封（CPO）進(jìn)行了技術(shù)合作，將解決方案擴(kuò)展至數(shù)據(jù)中心的高速數(shù)據(jù)傳輸網(wǎng)絡(luò)模塊，滿足HPC場(chǎng)景所需。

另外長(zhǎng)電科技在高密度SiP封裝領(lǐng)域的優(yōu)勢(shì)與經(jīng)驗(yàn)，也能對(duì)未來(lái)應(yīng)對(duì)人工智能驅(qū)動(dòng)下的多種邊緣計(jì)算場(chǎng)景提供支持。

重塑集成電路產(chǎn)業(yè)協(xié)作方式

半導(dǎo)體發(fā)展到高性能封裝帶動(dòng)微系統(tǒng)創(chuàng)新這一階段，產(chǎn)業(yè)鏈的合作方式也在發(fā)生改變。例如，應(yīng)用場(chǎng)景需求對(duì)芯片成品制造的驅(qū)動(dòng)作用更加顯著，相應(yīng)地，企業(yè)也更加注重以具體解決方案為核心的產(chǎn)品開(kāi)發(fā)機(jī)制。像長(zhǎng)電科技打造HPC解決方案就是這一變化的典型體現(xiàn)。

不僅應(yīng)用側(cè)與后道成品制造的聯(lián)系愈發(fā)緊密，后道與前道的關(guān)系也發(fā)生改變。協(xié)同設(shè)計(jì)、協(xié)同制造在行業(yè)中的比重增加，整個(gè)產(chǎn)業(yè)鏈的協(xié)作模式將從線性轉(zhuǎn)向融合。

這些變化，推動(dòng)半導(dǎo)體行業(yè)的創(chuàng)新方法論迭代。例如今年鄭力曾在多個(gè)場(chǎng)合提到系統(tǒng)/技術(shù)協(xié)同優(yōu)化（STCO）。他指出，STCO將成為未來(lái)高性能芯片開(kāi)發(fā)的主要方式。“STCO對(duì)于人們開(kāi)發(fā)像Chiplet這樣具有微系統(tǒng)級(jí)集成的產(chǎn)品變得越來(lái)越重要。通過(guò)在系統(tǒng)層面對(duì)芯片架構(gòu)進(jìn)行分割及再集成，以高性能封裝為載體，芯片設(shè)計(jì)師、晶圓工程師，封裝工程師和軟工程師共同設(shè)計(jì)一個(gè)AI芯片，協(xié)同優(yōu)化芯片產(chǎn)品性能。”

作為AI基礎(chǔ)設(shè)施的提供者，集成電路在性能及成本上的任何創(chuàng)新，都可能為前者帶來(lái)巨大成長(zhǎng)空間。同時(shí)AI的發(fā)展和普及，也為集成電路乃至整個(gè)半導(dǎo)體行業(yè)帶來(lái)新的市場(chǎng)增量。高性能封裝作為微系統(tǒng)集成創(chuàng)新的有力推手，在未來(lái)勢(shì)必引發(fā)更多關(guān)注和各方投入，其發(fā)展前景值得期待。

審核編輯 黃宇