Zynq系列處理器中AXI接口的使用
Zynq系列處理器包含了ARM和FPGA,與ARM處理器+FPGA這種兩個(gè)處理器相比最大的特點(diǎn)就是兩種結(jié)構(gòu)的數(shù)據(jù)交互在芯片內(nèi)部進(jìn)行。既節(jié)約了接口，有提升了交互速度。
內(nèi)部交互主要是使用AXI接口。AXI是一種主從接口。雖然看起來很復(fù)雜，但也是主機(jī)發(fā)送地址然后讀寫數(shù)據(jù)。PS端通過芯片內(nèi)控制器來發(fā)送或者接收AXI接口信號，和SPI之類的主從接口一樣。
PL端通過IP核或者自寫的邏輯程序收發(fā)AXI接口程序。
通過如下的圖（ZYNQ7000系列的）可以看出PS端的GP AXI連接一個(gè)控制器，HP AXI連接一個(gè)控制器。
如上圖所示，這個(gè)型號的GP AXI可以作為主機(jī)也可以作為從機(jī)，來與PL端交互數(shù)據(jù)。HP AXI的傳輸速度快，通過Programmable Logic to Memory Interconnect可以連接到DDR控制器，可以訪問DDR數(shù)據(jù)。流程是：PL端的邏輯程序發(fā)出AXI接口的時(shí)序信號，Programmable Logic to Memory Interconnect接收到后轉(zhuǎn)化成可以訪問DDR控制器的信號來讀寫數(shù)據(jù)。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
處理器
+關(guān)注
關(guān)注
68文章
19535瀏覽量
231855 -
FPGA
+關(guān)注
關(guān)注
1635文章
21837瀏覽量
608330 -
接口
+關(guān)注
關(guān)注
33文章
8775瀏覽量
152396 -
Zynq
+關(guān)注
關(guān)注
10文章
611瀏覽量
47486 -
AXI
+關(guān)注
關(guān)注
1文章
130瀏覽量
16831
發(fā)布評論請先 登錄
相關(guān)推薦
Zynq中AXI4-Lite和AXI-Stream功能介紹
Zynq中AXI4-Lite功能 AXI4-Lite接口是AXI4的子集，專用于和元器件內(nèi)的控制
Xilinx zynq AXI總線全面解讀
AXI （Advanced eXtensible Interface） 本是由ARM公司提出的一種總線協(xié)議， Xilinx從 6 系列的 FPGA 開始對 AXI 總線提供支持，目前使用 AX
玩轉(zhuǎn)Zynq連載34——[ex54] 基于Zynq的AXI GP總線的從機(jī)接口設(shè)計(jì)
時(shí)鐘。完成ZYNQ7 ProcessingSystem的配置更改后，回到Diagram界面中，可以看到新出現(xiàn)了名為M_AXI_GP0_ACLK、M_AXI_GP0和FCLK_CLK0的
發(fā)表于 11-12 10:23
玩轉(zhuǎn)Zynq連載37——[ex56] 基于Zynq的AXI HP總線讀寫實(shí)例
HP總線。PL作為AXI HP主機(jī)，可以通過這4條總線實(shí)現(xiàn)對內(nèi)存（DDR3）的讀寫訪問，這4條總線加總的極限帶寬，通常能夠超過DDR3的最大有效帶寬，因此，對于處理器與PL之間的數(shù)據(jù)交互，Zynq
發(fā)表于 11-26 09:47
關(guān)于Zynq的理論部分
關(guān)于Zynq的理論部分，文大部分截圖摘抄自《zynqbook》ZYNQ架構(gòu)雙核ARM Cortex-A9 處理器：ARM Cortex-A9 是一個(gè)應(yīng)用級的處理器，能運(yùn)行完整的像Lin
發(fā)表于 07-23 10:11
何謂 AXI？關(guān)于AXI3/AXI4的相關(guān)基礎(chǔ)知識
引言 近來，幾乎每個(gè)賽靈思 IP 都使用 AXI 接口。Zynq、Zynq MP、MicroBlaze 和全新的 Versal 處理器都無一
AXI_GP接口和AXI_HP接口的相關(guān)內(nèi)容
學(xué)習(xí)關(guān)于ZYNQ IP核中的GP接口和HP接口的異同，介紹關(guān)于AXI_GP接口和
Zynq系列FPGA的亮點(diǎn)
Zynq 系列的亮點(diǎn)在于 FPGA 里包含了完整的 ARM 處理子系統(tǒng)（PS），每一顆 Zynq 系列的
為Xilinx? Zynq?UltraScale?系列多處理器中的VCCINT_VCU軌供電
電子發(fā)燒友網(wǎng)站提供《為Xilinx? Zynq?UltraScale?系列多處理器中的VCCINT_VCU軌供電.pdf》資料免費(fèi)下載
發(fā)表于 09-25 10:54
?0次下載
ZYNQ基礎(chǔ)---AXI DMA使用
Xilinx官方也提供有一些DMA的IP，通過調(diào)用API函數(shù)能夠更加靈活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本結(jié)構(gòu)如下，主要分為三個(gè)部分，分別是控制axi
工商網(wǎng)監(jiān)
評論