色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

闡述DDR3讀寫分離的方法

CHANBAEK ? 來源:啟芯硬件 ? 作者:啟芯 ? 2023-10-18 16:03 ? 次閱讀

DDR3是2007年推出的,預計2022年DDR3的市場份額將降至8%或以下。但原理都是一樣的,DDR3的讀寫分離作為DDR最基本也是最常用的部分,本文主要闡述DDR3讀寫分離的方法。

最開始的DDR,芯片采用的是TSOP封裝,管腳露在芯片兩側的,測試起來相當方便;但是,DDRII和III就不一樣了,它采用的是BGA封裝,所有焊點是藏在芯片的底部的,測試起來非常不便,一般需要提前預留測試點

在DDR讀寫burst分析之前,首先得把read burst和write burst分離出來,讀寫雙向的數據全部都擱在DQS和DQ上。那么,DDR的手冊中,留下了哪些線索供我們進行讀寫的分離呢?

要實現DDR的快速的便捷的分離,在讀寫分離之前,我們必須得知道DDR讀寫信號之間的特征差異。首先,看看SPEC里面的定義:

圖片

圖片

方法一:preamble的差異

在每次的burst之前,DQS會從高阻態切換到一段負脈沖,然后才開始正常的讀寫。這段負脈沖,我們叫做preamble(preamble實際上是在讀寫前,DQS提前通知DRAM芯片或者是controller的信號)。一般說來,讀數據DQS的preamble寬度要大于寫數據。對于DDR3,情況就更簡單了。因為在DDR3中,讀數據的preamble是負脈沖,寫數據的preamble是正脈沖。

圖片

圖片

圖片

圖片

方法二:幅度上的差異

一般在DRAM端進行測試,寫數據從memory controller出來,經過了主板PCB板,內存插槽和內存條PCB板,到達DRAM顆粒的時候,信號已經被衰減了,而讀數據剛剛從DRAM出來,還沒有經過任何的衰減,因此讀數據的幅度要大于寫數據。

方法三:對齊方式

寫數據是DQS和DQ centre-align(中間對齊), 讀數據DQS和DQ是edge align(邊沿對齊),memory controller在接收到內存的讀數據時,在controller內部把DQS和DQ的相位錯開90度,實現中間對齊來采樣(這個過程示波器就看不到咯);

方法四:斜率的差異:

讀數據的斜率大于寫數據。一般在DRAM端進行測試,寫數據從memory controller出來,經過了主板PCB板,內存插槽和內存條PCB板,到達DRAM顆粒的時候,信號已經被衰減了,所以,斜率也小一些;而讀數據剛剛從DRAM出來,還沒有經過任何的衰減,因此讀數據的斜率要大于寫數據。也可以從下圖得到區分。

Read

圖片

Write

圖片

總結:

在計算機內存系統中,DDR3(Double Data Rate 3)是一種內存類型,具有讀寫分離(Read-Write Separation)的特性。這種特性可以在一定程度上提高內存的性能和效率。

DDR3的讀寫分離是DDR內存的一項基本功能,它是通過DQ和DQS信號來區分讀操作和寫操作的。

讀寫分離原理:

讀寫分離是指DDR3內存模塊在執行讀取和寫入操作時使用不同的內部電路和通道。這使得內存可以同時進行讀取和寫入操作,而不需要等待一個操作完成后再執行另一個操作。這樣可以顯著提高內存的數據傳輸速度和效率,從而加快整個系統的響應速度。

在DDR3內存中,DQ信號用于傳輸數據,而DQS信號用于傳輸數據讀取和寫入的時鐘信號。在讀操作時,DQS信號會與DQ信號的邊沿對齊,而在寫操作時,DQS信號會在DQ信號的中央對齊。這種不同的對齊方式使得DDR3內存可以區分讀操作和寫操作。

內部通道分離:

DDR3內存模塊內部通常分為讀取通道和寫入通道。這兩個通道可以并行工作,分別處理讀取和寫入操作。通過這種分離,讀取和寫入操作可以同時進行,減少了等待時間。

命令隊列:

DDR3內存模塊通常具有命令隊列(Command Queue)的功能。命令隊列可以在內存控制器和內存模塊之間緩存一系列的讀取和寫入命令。這有助于提高內存的效率,因為內存控制器可以將命令連續發送到內存模塊,而無需等待每個命令的完成。

并行性提高性能:

讀寫分離以及命令隊列的特性使DDR3內存模塊能夠在一定程度上實現并行性,從而提高了內存的性能。它可以在處理大量數據時更加高效,同時也有助于降低內存延遲。

利用DDR3內存中讀數據和寫數據之間信號特征的差異:在每次的burst開始時,DQS會從高阻態切換到一段負脈沖,然后才開始正常的讀寫。這段負脈沖叫做preamble(preamble實際上是在讀寫前,DQS提前通知DRAM芯片或者是controller的信號)。一般說來,讀數據DQS的preamble寬度要大于寫數據。對于DDR3,情況就更簡單了。因為在DDR3中,讀數據的preamble是負脈沖,寫數據的preamble是正脈沖。

幅度上的差異:一般在DRAM端進行測試,寫數據從memory controller出來,經過了主板PCB板,內存插槽和內存條PCB板,到達DRAM顆粒的時候,信號已經被衰減了,而讀數據剛剛從DRAM出來,還沒有經過任何的衰減,因此讀數據的幅度要大于寫數據。

請注意,對于DDR3內存的讀寫分離具體實現可能會因不同的硬件設備和系統環境而有所不同。如果您需要更詳細或最新信息,建議咨詢相關的硬件工程師或參考最新的技術文檔。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    455

    文章

    50714

    瀏覽量

    423154
  • DDR3
    +關注

    關注

    2

    文章

    276

    瀏覽量

    42243
  • 封裝
    +關注

    關注

    126

    文章

    7873

    瀏覽量

    142894
  • DDR
    DDR
    +關注

    關注

    11

    文章

    712

    瀏覽量

    65318
  • BGA
    BGA
    +關注

    關注

    4

    文章

    543

    瀏覽量

    46803
收藏 人收藏

    評論

    相關推薦

    基于FPGA的DDR3多端口讀寫存儲管理系統設計

    本文以Kintex-7系列XC7K410T FPGA芯片和兩片MT41J128M16 DDR3 SDRAM芯片為硬件平臺,設計并實現了基于FPGA的視頻圖形顯示系統的DDR3多端口存儲管理。##每片
    發表于 04-07 15:52 ?1.3w次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b>多端口<b class='flag-5'>讀寫</b>存儲管理系統設計

    【紫光同創國產FPGA教程】【第十章】DDR3讀寫測試實驗

    本實驗為后續使用DDR3內存的實驗做鋪墊,通過循環讀寫DDR3內存,了解其工作原理和DDR3控制器的寫法,由于DDR3控制復雜,控制器的編寫
    的頭像 發表于 02-05 13:27 ?9456次閱讀
    【紫光同創國產FPGA教程】【第十章】<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b>測試實驗

    基于FPGA的DDR3多端口讀寫存儲管理設計

    今天給大俠帶來《基于FPGA的DDR3多端口讀寫存儲管理設計》,話不多說,上貨。 摘要 為了解決視頻圖形顯示系統中多個端口訪問DDR3時出現的數據存儲沖突問題,設計了一種基于FPGA
    發表于 06-26 18:13

    cyclone V控制DDR3讀寫,quartusII配置DDR3 ip核后,如何調用實現DDR3讀寫呢,謝謝

    DDR3的IP核配置完畢后,產生了好多文件,請問如何調用這些文件實現DDR3讀寫呢?看了一些文章,說是要等到local_init_done為高電平后,才能進行讀寫操作。請問
    發表于 01-14 18:15

    基于FPGA的DDR3多端口讀寫存儲管理的設計與實現

    ,只需通過用戶接口信號就能完成DDR3讀寫操作。DDR3用戶接口仲裁控制模塊將中斷請求分成多個子請求,實現視頻中斷和圖形中斷的并行處理。幀地址控制模塊確保當前輸出幀輸出的是最新寫滿的幀。結果表明
    發表于 08-02 11:23

    DDR3芯片讀寫控制及調試總結

    DDR3芯片讀寫控制及調試總結,1. 器件選型及原理圖設計(1) 由于是直接購買現成的開發板作為項目前期開發調試使用,故DDR3芯片已板載,其型號為MT41J256M16HA-125,美光公司生產的4Gb容量
    發表于 07-22 08:33

    怎樣對DDR3芯片進行讀寫控制呢

    怎樣對DDR3芯片進行讀寫控制呢?如何對DDR3芯片進行調試?
    發表于 08-12 06:26

    PL與CPU通過DDR3進行數據交互的應用設計

    通過之前的學習,CPU可以讀寫DDR3了,PL端的Master IP也可以讀寫DDR3了,那二者就可以以DDR3為紐帶,實現大批量數據交互傳
    發表于 09-15 16:35 ?24次下載
    PL與CPU通過<b class='flag-5'>DDR3</b>進行數據交互的應用設計

    構建SoC系統中PL讀寫DDR3

      構建SoC系統,畢竟是需要實現PS和PL間的數據交互,如果PS與PL端進行數據交互,可以直接設計PL端為從機,PS端向PL端的reg寫入數據即可,本節研究如何再實現PL端對DDR3讀寫操作。
    發表于 09-18 11:08 ?23次下載
    構建SoC系統中PL<b class='flag-5'>讀寫</b><b class='flag-5'>DDR3</b>

    ddr3讀寫分離方法有哪些?

    DDR3是目前DDR的主流產品,DDR3讀寫分離作為DDR最基本也是最常用的部分,本文主要
    的頭像 發表于 11-06 13:44 ?8855次閱讀
    <b class='flag-5'>ddr3</b>的<b class='flag-5'>讀寫</b><b class='flag-5'>分離</b><b class='flag-5'>方法</b>有哪些?

    ddr4和ddr3內存的區別,可以通用嗎

    雖然新一代電腦/智能手機用上了DDR4內存,但以往的產品大多還是用的DDR3內存,因此DDR3依舊是主流,DDR4今后將逐漸取代DDR3,成
    發表于 11-08 15:42 ?3.2w次閱讀

    基于FPGA的DDR3多端口讀寫存儲管理的設計與實現

    讀寫操作。DDR3用戶接口仲裁控制模塊將中斷請求分成多個子請求,實現視頻中斷和圖形中斷的并行處理。幀地址控制模塊確保當前輸出幀輸出的是最新寫滿的幀。
    發表于 11-18 18:51 ?7133次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b>多端口<b class='flag-5'>讀寫</b>存儲管理的設計與實現

    FPGA學習-DDR3

    一、DDR3簡介 ? ? ? ? DDR3全稱double-data-rate 3 synchronous dynamic RAM,即第三代雙倍速率同步動態隨機存儲器。所謂同步,是指DDR3
    的頭像 發表于 12-21 18:30 ?3289次閱讀

    基于AXI總線的DDR3讀寫測試

    本文開源一個FPGA項目:基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡單用戶接口的讀寫方式:《DDR3
    的頭像 發表于 09-01 16:20 ?4492次閱讀
    基于AXI總線的<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b>測試

    基于FPGA的DDR3讀寫測試

    本文介紹一個FPGA開源項目:DDR3讀寫。該工程基于MIG控制器IP核對FPGA DDR3實現讀寫操作。
    的頭像 發表于 09-01 16:23 ?1655次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b>測試
    主站蜘蛛池模板: 国产亚洲精品97在线视频一| chinesedaddy80老年人| 女人精69xxxxx舒心| 攻把受做得合不拢腿play| 亚洲黄色高清视频| 开心色99xxxx开心色| 成人a毛片久久免费播放| 小色哥影院| 麻豆国产人妻精品无码AV| 儿子好妈妈的HD3中字抢劫| 亚洲国产精麻豆| 免费黄色网址在线观看| 国产福利不卡在线视频| 一级毛片免费下载| 欧洲内射XXX高清| 果冻传媒妈妈要儿子| 97视频免费观看2区| 神马电影院午夜神福利在线观看| 精品国产麻豆免费人成网站| GAY东北澡堂激情2022| 亚洲电影二区| 欧美另类videosbest| 国产亚洲精品精华液| 777琪琪午夜理论电影网| 臀精插宫NP文| 拉菲娱乐主管高工资q39709| 国产AV电影区二区三区曰曰骚网| 在线观看国产精美视频| 色婷婷激情AV精品影院| 久久婷婷五月综合色情| 国产成人精品男人免费| 中文中幕无码亚洲视频| 特级做A爰片毛片免费69| 老师系列高H文| 国产精品一区二区AV交换| 91av影院| 亚洲AV无码A片在线观看蜜桃| 暖暖视频免费观看社区| 国外色幼网| 成人网络电视破解版| 中字幕视频在线永久在线观看免费|