關于ESL的描述更多側重于它在方法學上的抽象描述，實現ESL設計的核心是事務級建模（TLM，Transaction Level Modeling）。

要實現ESL的設計流程，包括系統級描述、體系結構設計、軟硬件劃分、軟硬件協同設計和驗證，都離不開事務級建模。

在系統級的設計中，首先要解決的問題是如何描述系統也就是所謂系統建模。在當前的集成電路設計中，算法層次上建立的功能模型（ALF，Algorithm Function）沒有時序的概念，而且它與體系結構及具體實現關系并不大，沒有辦法進行進一步的性能分析。

而RTL層次上的模型則關注電路在寄存器、連線層次上的細節，所以模型的建立和仿真都需要很長的時間。如何在這兩個抽象層次之間再引入一個抽象層次一直是眾多設計師努力解決的問題，而這個引入的抽象層次就是事務級模型。

通過在算法抽象層（ALF）和RTL抽象層之間增加一事務層（TLM）設計師可以更加有效地開展功能仿真。

事務級建模可以為算法選擇，軟硬件劃分，協同仿真的接口建模提供折中的評價方法。同時可以實現較早地開始軟件開發，驗證體系結構，減小產品的開發周期，提高設計成功率。可以說事務級建模是ESL設計方法學的核心。

這里講的事務是指模塊之間的數據和事件的交互。數據交換可以是一個或多個字，或者是一種數據結構，而同步或者中斷等則屬于事件的交互。事務級建模的核心概念是在一個系統建模的過程中將運算功能和通信功能分開，模塊之間的通信透過函數調用來實現。

與寄存器傳輸級模型相比較，事務級建模可以減少事件和信息的處理，而且事務級模型所需的程序代碼更少，執行速度更快，并且能夠根據實際需要提供足夠的設計精度。根據描述系統精度的不同，事務級模型可以分為3種，即沒有時序信息的模型、周期近似的模型和精確到每個周期的模型。

沒有時序信息的事務級模型的建模和仿真速度最快，而精確到周期的事務級最慢。根據一些公司的經驗，沒有時序信息的事務級模型的仿真速度要比RTL模型快1000～10000倍，帶有時序信息的模型比RTL快100～1000倍，而精確到周期的模型比RTL快10～100倍。