功率MOSFET即金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Metal Oxide Semiconductor Field Effect Transistor）有三個管腳，分別為柵極（Gate），漏極（Drain）和源極（Source）。功率MOSFET為電壓型控制器件，驅(qū)動電路簡單，驅(qū)動的功率小，而且開關(guān)速度快，具有高的工作頻率。常用的MOSFET的結(jié)構(gòu)有：橫向?qū)щ婋p擴散型場效應(yīng)晶體管LDMOS（Lateral Double-Diffused MOSFET）、垂直導(dǎo)電雙擴散型場效應(yīng)晶體管（Planar MOSFET），溝槽型場效應(yīng)晶體管（Trench MOSFET），超結(jié)結(jié)構(gòu)場效應(yīng)晶體管（Super Junction MOSFET），浮島結(jié)構(gòu)場效應(yīng)晶體管等。

1、橫向?qū)щ婋p擴散型場效應(yīng)晶體管的結(jié)構(gòu)

N溝道的橫向?qū)щ婋p擴散型場效應(yīng)晶體管的結(jié)構(gòu)如圖1所示，柵極，漏極和源極都在硅片的上表面，下部為襯底。柵極和源極加上正向電壓后，在柵極的氧化層下面的P區(qū)吸附電子，柵極和源極正向電壓大于一定的值時，P區(qū)緊靠柵極的氧化層的薄層中，局部的電子的濃度大于P區(qū)的空穴的濃度，從而形成“反型層”，也就是薄層由P型變成N型，電子就可以從源極通過反型層流向漏極，電流從漏極向源極流動，這個反型層就形成電流流過的通道也稱為“溝道”。

電流從漏極流向源極時，電流在硅片內(nèi)部橫向流動，而且主要從硅片的上表層流過，因此沒有充分應(yīng)用芯片的尺寸；而且，這種結(jié)構(gòu)的耐壓，由柵極下面P層寬度和摻雜決定，這個區(qū)域同時也是導(dǎo)電的溝道，為了減小溝道的導(dǎo)通電阻，柵極下面P層寬度不可能過大，摻雜濃度也不可能太低，因此，其耐壓通常也比較低，無法承受高的反向電壓。另外，電流從芯片表面的薄層流過，即使是溝道的截面積增加，但芯片整體的截面積也不大，這樣，芯片電流流過的截面積非常小，因此，導(dǎo)通電阻比較大，無法流過大的電流。這種結(jié)構(gòu)的電壓和電流的額定值都受到限制，無法用于功率電路。但這種結(jié)構(gòu)具有低的電容，使用短溝道，因此開關(guān)速度快，主要適合低壓應(yīng)用，如微處理器、存儲芯片，運放、數(shù)字電路及射頻電路等。

圖1橫向?qū)щ娊Y(jié)構(gòu)的MOSFET

在芯片制程工藝中，經(jīng)常使用芯片或半導(dǎo)體的工藝尺寸，如3um、2um、1.5um、1um、0.8um、0.5um、0.35um、0.25um、0.18um、0.13um、90nm、65nm、45nm、32nm、22nm、14nm、10nm，通常所說這個工藝尺寸，指的就是柵極Gate的寬度，也是溝槽寬度或者線寬，不是每個晶胞單元尺寸，如圖2所示。溝槽寬度對應(yīng)著漏極到源極的距離，溝槽寬度減小，載流子流動跨越溝道的導(dǎo)通時間減小，允許工作開關(guān)頻率可以提高；溝槽寬度小，溝道開通所加?xùn)艠O電壓可以降低，導(dǎo)通更容易，開關(guān)損耗降低，同時，溝道導(dǎo)通電阻降低，降低導(dǎo)通損耗。但是，漏極和源極的間距不斷減小，柵極下面接觸面積越來越小，柵極對溝道的控制力就不斷減弱，帶來問題就是柵極電壓為0時，漏極和源極的漏電流增加，導(dǎo)致器件性能惡化，增加了靜態(tài)功耗。使用上下雙柵極結(jié)構(gòu)、鰭型結(jié)構(gòu)（FinFET），就可以解決了短溝道效應(yīng)這個問題，這樣也促進了新一代芯片的工藝尺寸不斷的降低，工藝水平不斷提升。

圖2芯片工藝制程的線寬

單芯片的電源IC中，內(nèi)部集成的功率MOSFET只能使用橫向?qū)щ娊Y(jié)構(gòu)，因為所有的引腳都在芯片的表面。為了解決漏極和源極的耐壓比較低的問題，必須對上面的結(jié)構(gòu)進行改進。因為外加電壓的正端加到MOSFET的漏極，如果在高摻雜的漏極N+和P區(qū)的溝道之間，增加一個低摻雜的N-區(qū)域，如圖3所示，因為N-和N+為相同的半導(dǎo)體類型，不影響電流導(dǎo)通的回路，電流可以直接從N+流向N-；盡管N-為低摻雜，但是，其電阻率低于溝道，這樣，通過調(diào)整其摻雜濃度和寬度，就得到較高的反向電壓，同時控制其導(dǎo)通電阻在設(shè)計的范圍內(nèi)，這種結(jié)構(gòu)就可以流過大電流，應(yīng)用于功率電路。

圖3 橫向?qū)щ姷墓β蔒OSFET

在漏極N+和P-體區(qū)之間增加的N-層，稱為“漂移層（Drift Layer）”，也稱為“外延層（Epi Layer）”。當(dāng)漏極和源極之間加上電壓時，P區(qū)摻雜濃度高，耗盡層主要在N-層的漂移層中擴展，漏極和源極的阻斷電壓，幾乎完全依賴漂移層的寬度和摻雜濃度。

使用N-漂移層作為襯底，在N-漂移層中，通過2次的擴散就可以形成圖3的結(jié)構(gòu)：第1次擴散制作出P阱，也稱為P-體區(qū)（P-Body）；然后，在P-體區(qū)的內(nèi)部，第2次擴散制作出N+源極。因此，這種結(jié)構(gòu)稱為橫向?qū)щ婋p擴散型功率MOSFET，LDMOS（Lateral Double-Diffused MOSFET）。

盡管P區(qū)多數(shù)載流子（多子）為空穴，在P區(qū)內(nèi)部局部區(qū)域進行擴散摻雜，只要摻雜的5價元素的濃度，大于P區(qū)原來3價元素的摻雜濃度，那么，在這個局部區(qū)域的電子的濃度就大于空穴，從而轉(zhuǎn)變?yōu)镹型半導(dǎo)體。因此，判斷是N型半導(dǎo)體還是P型半導(dǎo)體，摻雜幾價的元素不是關(guān)鍵，主要的依據(jù)是電子濃度和空穴濃度。如果一個區(qū)域中，電子濃度高于空穴濃度，那么，多子是電子，少子是空穴，就是N型半導(dǎo)體，反之就是P型半導(dǎo)體。

2、垂直導(dǎo)電雙擴散型場效應(yīng)晶體管的結(jié)構(gòu)

芯片的厚度非常薄，而芯片的面積，相對的尺寸比較大，圖3中，電流依然是在芯片的上表層，橫向水平從漏極流向源極，電流流過的截面積小，導(dǎo)通電阻大，芯片的尺寸沒有充分得到利用；同時，為了提高漏極和源極的耐壓，N-層漂移層的寬度必須增加，這樣進一步增加了導(dǎo)通電阻，限制了芯片流過電流的能力，因此，如果設(shè)計高壓大電流的LDMOS，芯片的尺寸將非常大，成本非常高。所以，LDMOS只用在低壓、較小電流的單芯片電源IC里面。

如果把圖3的結(jié)構(gòu)中MOSFET的漏極N+區(qū)，移到襯底的底部，漏極通過襯底的下表面引出， MOSFET導(dǎo)通后，電流就可以從襯底底部的漏極垂直流向頂部的源極，電流在芯片內(nèi)部垂直流動，而且電流流過芯片整個水平的截面積，由于芯片水平截面積較大，導(dǎo)通電阻小，這樣，就可以提高MOSFET通過電流的能力，如圖4所示。

圖4 垂直導(dǎo)電的功率MOSFET

這種結(jié)構(gòu)中，N-外延層的摻雜濃度越低、厚度越大，漏極和源極的耐壓值越高，導(dǎo)通電阻越大；反之，摻雜濃度越高、厚度越小，耐壓值越低，導(dǎo)通電阻越小。因此，通過調(diào)整N-外延層的摻雜濃度和厚度，就可以保證耐壓值達到要求，同時，導(dǎo)通電阻也滿足設(shè)計的要求。

這種結(jié)構(gòu)的N溝道功率MOSFET，使用襯底為高摻雜的N+襯底，高摻雜襯底部分的電阻?。蝗缓笤贜+襯底上制作出低摻雜、高純度、一致性非常好的N-的外延層。然后，在N-的外延層中，同樣的通過2次擴散摻雜，制作出兩個連續(xù)的P-體區(qū)以及在二個P-體區(qū)內(nèi)部的N+源極區(qū)。在芯片表面制作出薄的高質(zhì)量的柵極氧化物，在氧化物上面沉積多晶硅柵極材料，溝道在柵極氧化物下面的P-體區(qū)中形成，源極和漏極區(qū)沉積金屬材料，就完成了這種結(jié)構(gòu)的生產(chǎn)。這種結(jié)構(gòu)的電流從下到上垂直流過，通過2次擴散摻雜加工，因此，稱為垂直導(dǎo)電雙擴散功率MOSFET。在加工過程中，這種結(jié)構(gòu)沒有挖溝槽，采用的是平面的工藝，也稱平面結(jié)構(gòu)的功率MOSFET。

其工作原理是：柵極和源極間加正向電壓，P區(qū)中的少數(shù)載流子，即少子，也就是電子，被電場吸引到柵極下面的P區(qū)的上表面，隨著柵極和源極正向偏置電壓的增加，更多的電子被吸引到這個表面的薄層區(qū)域，這樣本地的電子密度要大于空穴，從而出現(xiàn)“反轉(zhuǎn)”，形成反型層，半導(dǎo)體材料從P型變成N型，形成N型“溝道”，電流可以直接通過漏極的N+區(qū)、N-外延層、柵極下面N型溝道，流到源極的N+型區(qū)。

實際上，在上面的結(jié)構(gòu)圖中，示意的只是功率MOSFET內(nèi)部一個單元的結(jié)構(gòu)，也稱“晶胞”。功率MOSFET的內(nèi)部，由許多這樣的單元，也稱“晶胞”，并聯(lián)而成。芯片的面積越大，所能加工出的單元越多，器件的導(dǎo)通電阻越小，能夠通過的電流就越大；同樣，在單位的面積的芯片上，能夠加工的晶胞越多，也就是晶胞單位密度越大，器件的導(dǎo)通電阻也就越小。器件的導(dǎo)通電阻越小，通過電流的能力就越大，電流額定值也就越大。

在這種結(jié)構(gòu)中，柵極下面的區(qū)域沒有流過功率主回路的大電流，因此柵極下面占用的部分芯片的面積不能充分得到應(yīng)用，也影響到能夠加工的晶胞單位密度的最大值；柵極的面積大，寄生電容Crss就越大，因此開關(guān)性能較差，開關(guān)損耗大；同時，結(jié)構(gòu)內(nèi)在的JFET效應(yīng)，導(dǎo)致導(dǎo)通電阻也偏大。但是，這種結(jié)構(gòu)的功率MOSFET，工藝非常簡單，單元的一致性較好，因此它的跨導(dǎo)的特性比較好，雪崩能量比較高，同時寄生電容也較大，主要應(yīng)用于高壓的功率MOSFET和開關(guān)頻率不太高的中壓功率MOSFET。

圖5 平面結(jié)構(gòu)的功率MOSFET

圖6 平面結(jié)構(gòu)的功率MOSFET立體圖

圖7 平面結(jié)構(gòu)的功率MOSFET截面圖

在圖4中，柵極氧化層的的下面是N-外延區(qū)，在其二側(cè)是二個P-體區(qū)，這種結(jié)構(gòu)內(nèi)在的就形成了一個JFET，如圖8所示，產(chǎn)生JFET效應(yīng)。N-區(qū)和二側(cè)P區(qū)，形成PN結(jié)，產(chǎn)生耗盡層和空間電荷區(qū)。即使是在功率MOSFET導(dǎo)通的時候，這個耗盡層依然存在，那么，電流主要從二個P區(qū)之間非耗盡層的區(qū)域流過，相當(dāng)于實際能通過電流的截面積減小，也就是相當(dāng)于導(dǎo)通電阻變大，因為JFET效應(yīng)增大的電阻，稱為JFET電阻。耗盡層越寬，電流的通道面積越小，JFET效應(yīng)越明顯，JFET電阻越大。耗盡層的寬度，和JFET的柵極（P區(qū)）到JFET的源極（N-外延層最上部區(qū)域）的電壓絕對值有關(guān)，這個電壓絕對值為0，耗盡層非常窄，JFET電阻非常?。贿@個電壓絕對值升高，耗盡層變寬，JFET電阻變大。當(dāng)然，JFET電阻也受功率MOSFET的漏極和源極導(dǎo)通電壓的影響。

圖8 JFET的結(jié)構(gòu)