電子發(fā)燒友網(wǎng)報(bào)道（文/周凱揚(yáng)）對(duì)于任何先進(jìn)晶圓廠來說，逐漸放緩的制造工藝進(jìn)步已經(jīng)開始對(duì)其業(yè)務(wù)造成部分影響。即便是頭部客戶，也會(huì)追求相對(duì)成熟的工藝來減少設(shè)計(jì)和制造成本。為了不讓芯片性能停滯不前，絕大多數(shù)廠商會(huì)選擇異構(gòu)集成的方式，借助先進(jìn)封裝技術(shù)實(shí)現(xiàn)“超越摩爾”。諸如臺(tái)積電、英特爾等廠商，也都紛紛推出了3DFabric、Foveros之類的技術(shù)，而三星也不甘落后，一并追求突破半導(dǎo)體技術(shù)的極限。

為了進(jìn)一步發(fā)揮其先進(jìn)封裝技術(shù)優(yōu)勢(shì)，三星于去年年底在其半導(dǎo)體業(yè)務(wù)部門內(nèi)成立了先進(jìn)封裝（AVP）業(yè)務(wù)團(tuán)隊(duì)。作為一家同時(shí)具備內(nèi)存、邏輯代工和封裝業(yè)務(wù)的廠商，三星在異構(gòu)集成上已經(jīng)有了多年的經(jīng)驗(yàn)，尤其是邏輯與內(nèi)存的異構(gòu)集成。

I-Cube

以絕大多數(shù)服務(wù)器芯片面臨的帶寬問題為例，三星針對(duì)不同的帶寬需求，提供了完備的解決方案。比如針對(duì)需要1TB/s的超大帶寬場景，三星提供了邏輯電路垂直堆疊的架構(gòu)。而針對(duì)需要超大內(nèi)存帶寬的場景，比如196GB/s到1TB/s的帶寬范圍內(nèi)，三星則提供了邏輯電路與HBM堆疊至硅中介層上的方案，I-CubeS。

且根據(jù)HBM die的配置分布，三星已經(jīng)推出了I-Cube2、I-Cube4、I-Cube8三大方案，更為復(fù)雜的I-Cube12也已經(jīng)在研發(fā)過程中，預(yù)計(jì)明年第四季度成功驗(yàn)證，2025年實(shí)現(xiàn)量產(chǎn)。這也是越來越多服務(wù)器、AI芯片所選的方案，I-Cube與HBM3的搭配提供了相對(duì)GDDR6更高的容量和帶寬。

三星Cube異構(gòu)集成技術(shù) / 三星

除此之外，三星也在研究HBM與邏輯電路直接垂直堆疊的方案，這類HBM無需緩存die，而是將緩存die集成到邏輯die中，進(jìn)一步提高能效降低延遲。有趣的是，最近韓媒也爆出消息，SK海力士將與英偉達(dá)聯(lián)合研究GPU直接堆疊HBM4的設(shè)計(jì)，不過其最終封裝可能會(huì)由臺(tái)積電來接手。

針對(duì)60-196GB/s內(nèi)存帶寬區(qū)間的應(yīng)用，比如頭戴AR/VR等設(shè)備，三星的計(jì)劃是進(jìn)一步提高其能效和降低延遲。為此，三星正在進(jìn)行LLW DRAM這一低延遲寬IO產(chǎn)品的研發(fā)，用于替代傳統(tǒng)的LPDDR內(nèi)存。其異構(gòu)集成結(jié)構(gòu)是將邏輯電路和LLW內(nèi)存垂直堆疊在重布線層（RDL）上，根據(jù)三星給出的數(shù)據(jù)，相比傳統(tǒng)的FBGA封裝LPDDR內(nèi)存，其I/O數(shù)、帶寬都將成倍增長，而相比硅中介層的方案又可以節(jié)省20%的封裝成本。

X-Cube

至于全3D的邏輯異構(gòu)集成方案X-Cube，則是通過微凸塊或更先進(jìn)的銅鍵合技術(shù)，將兩塊垂直堆疊的邏輯裸片連接起來。其實(shí)早在HBM的垂直堆疊上，三星就已經(jīng)用上了微凸塊連接技術(shù)，且自2016年就實(shí)現(xiàn)了大規(guī)模量產(chǎn)。

然而面對(duì)更為復(fù)雜的邏輯die垂直堆疊，則需要對(duì)其設(shè)計(jì)進(jìn)一步改進(jìn)，從而避免電源完整性、信號(hào)完整性以及熱設(shè)計(jì)上帶來的新問題。所以三星也在研究相關(guān)的集成硅電容、散熱增強(qiáng)設(shè)計(jì)等，來解決這些異構(gòu)集成實(shí)現(xiàn)過程中的頑疾。

三星代工業(yè)務(wù)的發(fā)展負(fù)責(zé)人Moonsoo Kang表示，他們預(yù)計(jì)將在明年開始量產(chǎn)微凸塊類型的X-Cube產(chǎn)品，而2026年才會(huì)開始量產(chǎn)銅鍵合的X-Cube產(chǎn)品。可以看出，在臺(tái)積電和英特爾廠商都已經(jīng)規(guī)劃好下一代先進(jìn)封裝路線圖的前提下，三星也在加快步伐推進(jìn)新技術(shù)的落地，這樣才能給其半導(dǎo)體業(yè)務(wù)帶來更多的競爭優(yōu)勢(shì)。

寫在最后

與依然在緩步推進(jìn)的邏輯工藝不同，異構(gòu)集成這類先進(jìn)封裝技術(shù)最終是起到降低設(shè)計(jì)成本，提高芯片設(shè)計(jì)效率并優(yōu)化PPA的目的，更像是對(duì)摩爾定律的一個(gè)橫向擴(kuò)展。而作為晶圓廠，在鉆研這類技術(shù)的同時(shí)，也必須與EDA、Chiplet、PCB等領(lǐng)域的廠商達(dá)成深入合作，才有可能把這類業(yè)務(wù)推向更多的芯片設(shè)計(jì)公司。