1. 傳統張弛振蕩器
圖一
圖二
傳統兩比較器的張弛振蕩器如圖一,波形如圖二,每個周期經歷如下過程:
1)相位Φ:I1給C充電,Vosc上升,超過Vhigh后,上面比較器輸出從0變1,觸發S-R latch翻轉
2)相位Φ':I2給C放電,Vosc下降,低于Vlow后,下面比較器輸出從0變1,觸發S-R latch翻轉,重新進入相位Φ
實際上,也可以用單比較器實現張弛振蕩器,不過需要在兩個相位切換比較器的reference電壓。無論怎樣,傳統張弛振蕩器都有如下缺點:
1)從圖二可以很明顯看出,由于比較器延時td,Vosc實際翻轉點偏離了Vhigh和Vlow,從而影響了振蕩頻率??梢运愠觯袷幹芷?C*(Vhigh-Vlow)(1/I1+1/I2)+2td+td*(I1/I2+I2/I1)
2)由于溝道長度調制效應,I1和I2隨著Vosc的變化而變化,并非恒定值,則Vosc變化斜率也不是恒定的,間接影響了振蕩頻率
3)I1和I2的flicker noise影響了phase noise或者jitter
2. 帶平均電壓反饋的張弛振蕩器
2.1 電路結構
基于以上種種缺點,作者決定做兩件事情:一是用 電阻替代電流源 ,二是 增加一個反饋環路來抵消比較器延時的影響。 電路結構和波形如圖三和圖四:
圖三
圖四
同樣分析下每個周期的過程:
1)相位Φ:Vosc1被reset到0,左側R-C上端PMOS關斷,到Vosc的傳輸門關斷;右側R-C上端PMOS開啟,通過R給C充電,Vosc2上升,到Vosc的傳輸門也開啟,Vosc=Vosc2。直到Vosc2>Vc,右側比較器輸出從1變0,觸發S-R latch翻轉
2)相位Φ':Vosc2被reset到0,右側R-C上端PMOS關斷,到Vosc的傳輸門關斷;左側R-C上端PMOS開啟,通過R給C充電,Vosc1從0上升,到Vosc的傳輸門也開啟,Vosc=Vosc1。直到Vosc1>Vc,左側比較器輸出從1變0,觸發S-R latch翻轉,重新進入相位Φ
分析完張弛振蕩器的部分,再來看反饋環路的部分:通過電阻分壓產生Vref,再用積分器(R1,C1和運放)保證 Vosc的平均值等于Vref ,積分器輸出端作為振蕩器控制端Vc,調節振蕩頻率。假設比較器延時td使得振蕩周期過長,Vosc平均值超過Vref,則運放輸出Vc變低,降低兩個比較器閾值,抵消td的影響。當然了,td也不是沒有任何要求的,至少應該滿足: td ,否則即便把Vc減小到0也無法抵消td的影響。另外,這里的fosc指的是Φ或者Φ'節點的振蕩頻率,而Vosc節點的振蕩頻率應該是2*fosc。
2.2 推導分析
鑒于我們是通過電阻而不是電流來給電容充電的,那么避免不了等式里會出現指數項。關于Vosc節點的振蕩周期T的表達式如下:
左邊是關于T的線性項,右邊則是指數項。為了便于大家理解,作者貼了一張圖:
圖五
當α小時,線性項和指數項的交點靠左,此時T較小,頻率較高;當α大時,線性項和指數項的交點靠右,T較大,頻率較低。筆者認為,這張圖一方面展示了α或者Vref和頻率的關系;另一方面,從直觀上說明了,當R、C、α這些參數都固定時,上面關于T的等式有唯一解。那么,我們就可以通過調節R、C、α來調節頻率了。
最后,可以從頻域的角度建立這個系統的等效控制模型如圖六:
圖六
從電壓Vc出發,通過VCO的系數KVCO和積分轉化為相位Φosc,再通過微分轉化為頻率fosc,最終通過系數β轉回電壓Vosc,dc。很多其他帶VCO的閉環系統也可以用同樣的方式建模。
3. 后記
這篇文章的主要思路是:為了提高振蕩器精度,對振蕩節點進行積分,求平均值來控制頻率。出于這種思路,可以有很多電路實現的方式,大家可以根據需求進行設計。當然,也可以通過其他方法將頻率轉化為電壓,我會在以后慢慢補充。
-
振蕩器
+關注
關注
28文章
3832瀏覽量
139042 -
比較器
+關注
關注
14文章
1650瀏覽量
107187 -
電壓反饋
+關注
關注
0文章
36瀏覽量
14220 -
張弛振蕩器
+關注
關注
2文章
2瀏覽量
2208
發布評論請先 登錄
相關推薦
評論