什么是雪崩擊穿？單脈沖雪崩與重復雪崩有何不同？

當功率器件PN結的反向電壓增大到某一數值后，半導體內載流子通過碰撞電離開始倍增，這一現象與宏觀世界中高山雪崩是很像的，所以我們稱之為雪崩擊穿。

功率器件并不是觸發雪崩就會損壞的，而是對雪崩能量有一定的承受能力，稱之為雪崩耐量，一般從以下兩個特性來考量某個功率器件承受的雪崩耐量的強弱，分別是：

• 單脈沖雪崩耐量
• 重復雪崩耐量

單脈沖雪崩

圖1給出了單脈沖雪崩測試的原理圖，對待測器件的Gate施加開啟信號，器件導通，電感L開始儲能，當電感儲能達到一定值以后，關閉Gate，此時電感能量只能通過雪崩電流來泄放。

圖1. 單脈沖雪崩測試的原理圖

圖2給出了單側雪崩測試幾個關鍵結點的示波器波形圖，可以看到當器件Gate電壓Vgs從高變低后，器件漏端電壓瞬時升高到雪崩擊穿電壓，直到電感能量在數微秒時間內泄放完畢。

圖2. 單脈沖雪崩測試波形圖

雪崩泄放的總能量由以下公式給出

其中：

在實際測試中，通常會固定L和VIN，通過不斷增大脈寬寬度TPulse，測得器件不損壞的最大雪崩耐量即為所測器件的EAS值。

重復雪崩耐量

圖3給出了重復雪崩測試的原理圖，對待測器件的Gate施加周期性開關信號，通過器件反復開關，周期性對電感儲能，并通過器件雪崩釋放能量。對于重復雪崩，每次發生雪崩的能量要比EAS小很多，但重復累加的能量會比單脈沖雪崩多很多，所以芯片結溫和管殼溫度都會升高，當芯片結溫達到Tjmax時，即為所測器件的EAR最大值。

圖3. 重復雪崩測試的原理圖

雪崩擊穿失效機理是什么？

當功率器件承受的雪崩耐量超過極限后，芯片最終會損壞，然而單脈沖雪崩與重復雪崩的失效機理并不相同。

單脈沖雪崩發生時，持續的時間一般在微秒量級，我們發現由于熱容的存在，瞬時熱量不足以傳遞到芯片引線框和封裝體，雪崩擊穿位置的溫度會急劇上升，當超過PN結極限溫度（約400℃）時，芯片熱擊穿損壞。所以單脈沖雪崩的極限溫度限制是PN結的熱擊穿溫度，而非器件手冊標稱的最高工作溫度Tjmax（150℃）。圖4給出了在單脈沖雪崩后器件局部熱擊穿損壞照片。

圖4. 單脈沖雪崩引起的器件局部熱擊穿損壞

重復雪崩的失效機理主要有兩種，一種是重復雪崩過程中芯片結溫超過Tjmax，而帶來的器件損壞；另一種表現為重復雪崩老化過程中，由于熱載流子效應而帶來的器件參數漂移，是一個緩慢退化的過程。

平面型VDMOS和超結型VDMOS的雪崩能力有何差異？

VDMOS主要由終端結構和元胞兩部分組成，為了得到比較好的器件雪崩耐量，器件結構上能均勻雪崩擊穿是關鍵。為了做到這一點，芯朋微電子把終端結構的耐壓設計的高于元胞。

在滿足上面的設計條件后，雪崩的觸發位置會在元胞電場強度最大的地方。如圖5所示，對于平面型VDMOS，為了保證雪崩耐量，芯朋微電子內置高壓功率器件的電場最強的地方通常在Pbody的側下方。

圖5.平面型VDMOS電場分布

但對于超結型VDMOS，為了降低Rdson，芯朋都會對電場進行優化，如圖6所示，可見超結型VDMOS的電場特性是有可能帶來雪崩觸發位置的隨機變化，所以超結型VDMOS的雪崩能力較弱，超結型VDMOS的雪崩一致性設計難度要遠高于平面型VDMOS。

圖6.超結型VDMOS電場分布

功率半導體器件的研發一直在不斷追求更低的特征導通電阻，也就是希望以更小的芯片面積獲得同樣的導通電阻，然而隨著芯片面積的減小，器件的熱阻也就是散熱特性會變差，所以芯片的重復雪崩耐量EAR會降低。目前超結型VDMOS的特征導通電阻已經比平面型VDMOS優化數倍以上，帶來的犧牲就是相同Rdson規格的超結型VDMOS比平面型VDMOS的重復雪崩耐量EAR要差很多。

圖7.特征導通電阻與雪崩耐量

VDMOS該如何選型？

雪崩耐量是功率器件關鍵指標，雖然系統中一般都會配置RCD吸收回路，來抑制雪崩發生，然而在做雷擊浪涌測試或者市電瞬時過壓的時候，還是不可避免使器件發生雪崩的，因此選擇雪崩耐量優異的分立器件或開關電源芯片是與電源系統可靠性緊密相關的。

當EMI濾波器的防雷等級較高時(采用共模電感+X電容濾波器結構+防雷器件)，并對開關頻率有較高要求時，可選用超結型VDMOS，避免雷擊殘壓造成MOS雪崩損壞；

當EMI濾波器防雷等級較低時(采用π型濾波器+防雷器件)，優先選用雪崩能力強的平面型VDMOS。

芯朋微電子的開關電源芯片系列中，可提供高雪崩耐量的智能VDMOS器件，如圖8所示：

圖8.反激開關電源系統圖