最近參與之前做的一款芯片的回片測試，回片測試結果不太友好，這不又忙著找問題，于是各種測試肯定是少不了的。就說這測試，沒想到就被一個小小的電感給摩擦了。具體是咋回事呢，下面咱慢慢聊。

首先這款芯片常見的連接方式如下圖，可以進行數據通信，使用網線連接。還必須得有變壓器。變壓器是啥，這玩意簡單理解就是兩個線圈互相耦合呀，初級側和次級側線圈就是個電感L啊。請記住這個等效的L，我就是被這個小東西給摩擦的。

圖1：雙芯片通信連接示意圖

說到我們要測的東西，可以看下下面的測試框圖。芯片接收信號端口（Vin+和Vin-）進去有兩大電路;AFE和ADC。AFE是進行信號處理的，比如改變個增益，提供點均衡能力啥的，ADC更不用多說了，實現模數轉換的。圖上這個DAC是芯片內部設計用來進行測試的，它可以將ADC的量化結果轉換為模擬波形從端口輸出（也就是圖上的VOUT+和VOUT-）。可以通過波形觀察ADC的轉換是否有明顯錯誤。說到這里，不得不說，芯片可測性設計是真重要啊，真乃保命脫嫌疑的重要工具，下次一定專門寫一篇可測性相關的文章（flag就立在這里了）

圖2：芯片接收測試示意圖

測試過程是這樣的：我們拔掉網線，保證變壓器次級側懸空，從外面用信號發生器給Vin+-輸入一個正弦信號，為了避免內部電路有限帶寬對信號造成衰減，我們將信號頻率設置在了10KHz~5MHz范圍，固定輸入擺幅為500mV。該頻率范圍遠小于前級電路的-3dB帶寬，不用擔心信號衰減問題，DAC電路的輸出為VOUT+和VOUT-，這兩個引腳是芯片引腳，因此可以用于觀測輸出信號。

通過示波器觀測，出現了奇怪的現象，我們看圖3。因為給的信號頻率都不高，相對一個125MSPS的ADC而言，算是很低頻的輸入了。然而奇怪的是，頻率從10KHz開始不斷變大，輸出幅度不斷變大，當頻率大于某個拐點之后，輸出幅度才穩定了下來。這很奇怪，正常應該是在10KHz~5MHz這個頻率范圍內，幅度不應該變化呀。

圖3：頻率從10KHz～5M觀測到的波形現象

但你看這個測試到的現象，頻率小，幅度小，頻率大，幅度大，表現多么像一個高通濾波器的特性啊！沿著這個思路，我們繼續往下思考。我們知道，ADC和DAC本身是沒有這種特性的，于是我們返回去用示波器觀察了輸入信號，果然，輸入信號表現出了和圖3一樣的現象：在頻率變大的時候幅度也會變大。好吧，現在算是知道了問題出在輸入信號上，可這現象也太怪了，畢竟端口上沒有串聯電容，那這種高通特性是如何形成的呢？

思考漫無頭緒的時候，只得返回去查查板子，看端口那里到底有什么特殊的地方。看來看去，發現端口只接了變壓器，但其另一端是懸空的，總不能是它影響的吧？我們下意識覺得不能，因為“懸空”兩個字確實有魔力，能讓你下意識地將“懸空”和“沒有影響”等效起來。所以那個下午又是沒有進展的半天。要說找到原因，還是在晚飯后，重新梳理下午的測試現象的時候，才意識到變壓器是會影響信號的。以前是陷入了思維慣性里面，沒有聯想到其實電感L和R在當前這個測試里是有可能造成高通特性的。圖2變壓器的初級側可以等效成一個電感，并挪動一下相關器件的位置，最后用圖畫出來，如下圖4所示：

可以看到，輸入阻抗是由L和R并聯貢獻的，我們知道L的交流阻抗是頻率越小，阻抗越小，因此Rin的曲線應該是如下圖所示的樣子。

圖3：Rin隨頻率變化趨勢

輸出電壓是信號源內阻和RL的分壓，這也就意味著輸出電壓會隨著頻率的變大而變大。這在原理上是說的通的。那么實際是不是我們分析的這樣呢?于是我們拆除板子上的變壓器重新進行測試，發現信號的高通特性消失了。說明我們的分析是對的，奈斯！

小結：

平常遇到的濾波網絡多是電容電阻型的網絡，電感參與的拓撲屬實少見，這個例子里的特殊之處是變壓器一側事實上充當了電感的角色，而對于連接到輸入端口的這一側而言，不管另一側是否懸空，都會對輸入阻抗造成影響。

審核編輯：黃飛