色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Multi-Die系統驗證很難嗎?Multi-Die系統驗證的三大挑戰

新思科技 ? 來源:新思科技 ? 2023-12-12 17:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在當今時代,摩爾定律帶來的收益正在不斷放緩,而Multi-Die系統提供了一種途徑,通過在單個封裝中集成多個異構裸片(小芯片),能夠為計算密集型應用降低功耗并提高性能。正因如此,Multi-Die系統正迅速成為超大規模用戶、自動駕駛汽車開發者和移動設備開發者的首選架構。

雖然Multi-Die系統開發可以遵循與單片式SoC類似的驗證流程,但是每一步都必須從單個裸片到整個系統的角度進行綜合考慮。這是否意味著Multi-Die系統的驗證會更加困難?當然,開發者會遇到一些獨特的挑戰,但只要運用合適的框架、流程和技術,這些挑戰都是可以克服的。

Multi-Die系統驗證的三大挑戰

Multi-Die系統可能包括:

通過中介層連接多個小芯片的2.5D封裝

具有規則結構的3D堆疊(如存儲器和FPGA

安裝在中介層/橋接上的異構堆疊

遞歸復合構造方式,其本質上是多層彼此堆疊,通過對系統進行分區來平衡吞吐量和能耗

這些配置都分別代表了一種組合方式,它們通過通信結構相互連接各種單獨制造的裸片來實現大規模設計。此外,開發者還需要考慮一系列新組件,其中包括凸塊、微凸塊、硅通孔(TSV)、中介層和互連橋接。由于規模和復雜性增加,單片式SoC中常用的增量式優化設計流程在這里行不通。對于單片式SoC,在架構設計完成后,開發者通常會編寫RTL和測試,發現潛在的問題,并根據需要更改架構和循環重復這三個步驟。然后,開發者會進行綜合、時序分析、再次更改、功耗估算、再次更改等等工作。這些增量式優化步驟會一直持續下去,直到設計方案趨于完善并成為物理芯片。但這樣的流程并不適合Multi-Die系統架構,因為在Multi-Die系統架構中,所有裸片都已制造完成,并且所有組件都必須從系統級角度進行驗證。因此,開發者需要將系統級聚合概念整合到這一流程中。

下面將重點介紹Multi-Die系統驗證的三大挑戰以及如何克服這些挑戰:

1. 系統驗證必須驗證架構設計期間所作的假設,需要考慮的參數包括Die-to-Die通信、延遲、抖動、一致性、功耗、交付承諾以及錯誤。相比之下,單片式SoC只需要考慮延遲。采用標準Die-to-Die接口(比如通用芯粒互連技術(UCIe)IP以及驗證IP)可以緩解簡化Multi-Die系統所面臨的這一挑戰。

2. 設計規模和復雜性加劇了驗證難度。對此,可以借助可擴展的仿真與硬件加速模型以及系統集成方法學來獲得所需的容量和性能。


3. 確定驗證完成的時間是困難的。裸片層面的錯誤無法在系統層面進行修復,因此必須對各個裸片進行詳盡驗證并實現全面的功能覆蓋。這樣一來,系統級驗證就可以使用明確的覆蓋模型,重點關注各種場景,例如,確保數據到達正確的位置并符合預期的吞吐量和延遲。

采用系統級驗證方法搶占先機

作為最佳實踐,開發者設計團隊必須從整個系統的角度,對Multi-Die設計進行建模、布局和驗證。這時,許多設計層面的考量和優化方案(從水平/垂直分區及布局,到Die-to-Die通信、功耗和散熱考量)都必須從架構角度做出決策。這些工作大部分都必須盡早執行,以便能夠做出調整來優化設計,不然之后可能就無法再更改。一個端到端協同探索與協同優化各種技術、架構和算法的框架對于架構探索十分有利,有助于快速估算一系列工作負載的PPA。

然而,在驗證Multi-Die系統時,在各個獨立模塊完成開發和驗證并且系統組裝完畢之后,還需要對系統進行整體驗證。這一流程與板級驗證非常類似,可以采用模塊化方法。

因此,Multi-Die系統驗證應重點關注以下方面:

涉及多個裸片的復雜功能

Multi-Die功能的性能表現

功能場景

基本功能測試是指對系統中所有裸片的RTL進行組裝和仿真。但如果仿真可能存在編譯問題(需要避免名稱沖突)和容量問題(計算服務器可能沒有足夠的內存來構建和執行仿真),應該怎么辦?可以復用和/或同步裸片級測試平臺嗎?仿真可以分布到多臺服務器上嗎?

在組裝Multi-Die系統進行仿真時,使用單個可執行文件來仿真系統聚合是一種高效且有效的方法。然而,簡單地將所有裸片編譯在一起很可能會引發名稱沖突。如果能夠在單獨的庫中分析每個裸片,會怎樣呢?在這種情況下,多個裸片可以使用相同的名稱(或模塊),而不會引發名稱沖突。系統組裝應該只需頂層組裝和配置文件,而無需更改裸片代碼。

解決容量和性能問題

為了加快裸片的異構集成速度,新思科技綜合的Multi-Die系統解決方案包括各種電子設計自動化(EDA)和IP產品,支持早期架構探索、快速的軟件開發和系統驗證、高效的裸片/封裝協同設計、穩健健壯安全的Die-to-Die連接,并有助于提高制造水平和可靠性。對于Multi-Die系統驗證,該解決方案的兩個關鍵組成部分是新思科技Platform Architect虛擬原型解決方案和新思科技VCS功能驗證解決方案。Platform Architect解決方案支持進行虛擬原型制作,從而實現早期架構探索以及早期軟件開發和硬件性能驗證。

VCS解決方案具有表現非常出色的仿真和約束條件解算器引擎,能夠幫助開發者實現驗證流程左移,在設計周期的早期即可開始驗證。VCS解決方案還包含一項新的功能,支持通過多個可執行文件將大型仿真任務分解為若干較小部分運行,實現對Multi-Die系統的分布式仿真,從而解決驗證容量與可擴展性方面的問題。新思科技的其中一家客戶表示,與傳統方案相比,分布式仿真方案使得多芯片GPU的仿真速度提高了2倍。

在Multi-Die系統領域,仿真與硬件加速系統的容量已經成為了一個問題,因為單臺計算服務器無法對系統中的所有裸片與內存進行仿真。分布式仿真可以解決這個問題。新思科技的十億門級ZeBu模塊化硬件加速系統為開發者提供了所需的容量,讓開發者能夠以可擴展和可伸縮的方式驗證整個系統,而云端混合硬件加速系統則提供了更多方法來減少容量限制并提供更高的吞吐量。

在驗證流程的最后一步,開發者需要將整個Multi-Die系統連接到實際的測試儀,或至少連接到代表現實運行狀況的虛擬測試儀。只有這樣,系統才能得到充分驗證。新思科技提供了各種模型、事務處理器(包括虛擬測試儀)和速度適配器,這些可以與硬件加速器搭配使用,從而加快系統驗證速度。

總結

Multi-Die系統的出現讓開發者能夠加速擴展系統功能、降低開發風險、縮短產品上市時間并更輕松地打造新的產品版本。由于Multi-Die系統的各個組件之間更加相互依賴,驗證流程也變得更為復雜。每個裸片都必須經過充分的單獨驗證,與此同時,整個系統也必須經過充分的整體驗證。為確保Multi-Die系統實現預期的功能正確性,開發者需要借助多種工具,而虛擬原型制作、分布式仿真、大容量硬件加速和加速系統驗證等都是這方面的重要技術。







審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 存儲器
    +關注

    關注

    38

    文章

    7653

    瀏覽量

    167465
  • eda
    eda
    +關注

    關注

    71

    文章

    2931

    瀏覽量

    178056
  • SoC芯片
    +關注

    關注

    1

    文章

    646

    瀏覽量

    35829
  • RTL
    RTL
    +關注

    關注

    1

    文章

    389

    瀏覽量

    61151
  • 自動駕駛
    +關注

    關注

    790

    文章

    14324

    瀏覽量

    170732

原文標題:Multi-Die系統驗證很難嗎?

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    新思科技與星深化合作加速AI和Multi-Die設計

    新思科技近日宣布,正與星代工廠持續緊密合作,為先進邊緣AI、HPC和AI應用的下一代設計提供強大支持。雙方合作助力共同客戶實現復雜設計的成功流片,并縮短設計周期。這些客戶可以借助適用于SF2P工藝
    的頭像 發表于 07-18 13:54 ?200次閱讀

    手機芯片:從SoC到Multi Die

    來源:內容由半導體行業觀察編譯自semiengineering。先進封裝正在成為高端手機市場的關鍵差異化因素,與片上系統相比,它能夠實現更高的性能、更大的靈活性和更快的上市時間。單片SoC憑借其外
    的頭像 發表于 07-10 11:17 ?182次閱讀
    手機芯片:從SoC到<b class='flag-5'>Multi</b> <b class='flag-5'>Die</b>

    HMC347A-Die單刀雙擲(SPDT)

    HMC347A-Die單刀雙擲(SPDT)HMC347A-Die 是ADI生產制造的一款寬帶、非反射式、砷化鎵(GaAs)假晶高電子遷移率晶體管(pHEMT)單刀雙擲(SPDT)單片微波集成電路
    發表于 06-20 09:49

    新思科技硬件加速驗證技術日即將來襲

    在AI、HPC、智能汽車高速迭代的驅動下,全球半導體行業正面臨千億門級芯片設計復雜度與上億行代碼級系統驗證的雙重壓力。如何加快從芯片到系統的全面驗證與實現,已成為定義下一代芯片創新的核心命題。
    的頭像 發表于 05-08 10:09 ?383次閱讀

    電磁環境仿真與驗證系統軟件

    電磁環境仿真與驗證系統軟件
    的頭像 發表于 04-29 16:59 ?275次閱讀
    電磁環境仿真與<b class='flag-5'>驗證</b><b class='flag-5'>系統</b>軟件

    利用新思科技Multi-Die解決方案加快創新速度

    Multi-Die設計是一種在單個封裝中集成多個異構或同構裸片的方法,雖然這種方法日益流行,有助于解決與芯片制造和良率相關的問題,但也帶來了一系列亟待攻克的復雜性和變數。尤其是,開發者必須努力確保
    的頭像 發表于 02-25 14:52 ?743次閱讀
    利用新思科技<b class='flag-5'>Multi-Die</b>解決方案加快創新速度

    新思科技助力下一代數據中心AI芯片設計

    Multi-Die設計正成為增強數據中心現代計算性能、可擴展性和靈活性的關鍵解決方案。通過將傳統的單片設計拆分為更小的異構或同構芯片(也稱小芯片),開發者可以針對特定任務優化每個組件,進而
    的頭像 發表于 02-20 09:17 ?468次閱讀
    新思科技助力下一代數據中心AI芯片設計

    新思科技與英特爾攜手完成UCIe互操作性測試

    IP(知識產權)的40G UCIe解決方案。這一成果標志著新思科技在Multi-Die(多芯片組件)解決方案領域取得了重大進展,進一步鞏固了其在技術創新先驅中的領先地位。 一直以來,新思科技都專注于為
    的頭像 發表于 02-18 14:18 ?458次閱讀

    新思科技全新40G UCIe IP解決方案助力Multi-Die設計

    隨著物理極限開始制約摩爾定律的發展,加之人工智能不斷突破技術邊界,計算需求和處理能力要求呈現爆發式增長。為了賦能生成式人工智能應用,現代數據中心不得不采用Multi-Die設計,而這又帶來了許多技術要求,包括高帶寬和低功耗Die-to-Die連接。
    的頭像 發表于 02-18 09:40 ?534次閱讀

    新思科技助力晶圓代工廠迎接Multi-Die設計浪潮

    過去幾十年來,單片芯片一直是推動技術進步的主力。但就像工業革命期間,役畜被更高效強大的機器所取代一樣,半導體行業如今也處于類似變革的階段。
    的頭像 發表于 02-15 10:57 ?666次閱讀

    利用Multi-Die設計的AI數據中心芯片對40G UCIe IP的需求

    ,我們估計需要6000到8000個A100 GPU歷時長達一個月才能完成訓練任務。”不斷提高的HPC和AI計算性能要求正在推動Multi-Die設計的部署,將多個異構或同構裸片集成到一個標準或高級封裝中
    的頭像 發表于 01-09 10:10 ?1144次閱讀
    利用<b class='flag-5'>Multi-Die</b>設計的AI數據中心芯片對40G UCIe IP的需求

    新思科技Multi-Die系統如何滿足現代計算需求

    的處理需求。為此,我們不斷創新工程技術,Multi-Die系統也應運而生。這種在單一封裝中實現異構集成的技術突破,不僅帶來了更優越的系統功耗和性能,還提高了產品良率,加速了更多系統功能
    的頭像 發表于 12-19 10:34 ?624次閱讀

    快速部署原型驗證:從子卡到調試的全方位優化

    引言原型驗證是一種在FPGA平臺上驗證芯片設計的過程,通過在FPGA上實現芯片的設計原型,使得開發人員可以在硬件完成之前提前開始軟件開發和系統驗證。然而,如何快速確保在原型驗證平臺上開
    的頭像 發表于 09-30 08:04 ?1119次閱讀
    快速部署原型<b class='flag-5'>驗證</b>:從子卡到調試的全方位優化

    TLC2252-DIE的數據手冊顯示其Op Temp (°C)為 0 to 0, 請問0 to 0要怎么理解?

    您好,TLC2252-DIE的數據手冊顯示其Op Temp (°C)為 0 to 0, 請問0 to 0要怎么理解? 我看OPA2348-DIE, OPA170-DIE的Op Temp (°C)為 25only 謝謝。
    發表于 08-14 07:23

    DDR4的單、雙DIE兼容,不做仿真行不行?

    高速先生成員--姜杰 地址信號一驅五的DDR4拓撲很常見,可是,一驅五拓撲還要求單DIE、雙DIE顆粒兼容的你有見過嗎? 案例開講之前,先簡單介紹下DIE,英語學的好的同學都知道這個詞的意思不太吉利
    發表于 08-05 17:05
    主站蜘蛛池模板: 日韩av片无码一区二区不卡电影 | 伦理片天堂eeuss影院 | ass亚洲熟妇毛耸耸pics | 91久久偷偷做嫩草影院免 | 纯肉高H放荡受BL文库 | 美女扒开腿让男生桶爽免费APP | 日日撸影院在线 | a级老头和老太xxxx | 精品欧美一区二区三区四区 | 肉动漫无修3D在线观看 | 亚洲国产AV无码综合在线 | 国产精品九九久久精品视 | 九九黄色大片 | 中文字幕在线观看亚洲日韩 | 亚洲永久精品AV在线观看 | 九九免费高清在线观看视频 | 国产成在线观看免费视频 | 菠萝菠萝蜜在线观看视频 | 国产曰批试看免费视频播放免费 | yellow日本高清在线 | 精品福利一区 | 精品无码日本蜜桃麻豆 | 四虎国产精品高清在线观看 | 北条麻妃のレズナンパ | 亚洲国产精品无码AV久久久 | 麻豆成人久久精品二区三区网站 | 少妇被阴内射XXXB少妇BB | 伊人久久大香线蕉综合亚洲 | 欧美GAY猛男GAYA片18禁 | 广东95后小情侣酒店自拍流出 | 精品极品三大极久久久久 | 99在线免费 | 纯h超级大尺度小黄文 | 海角社区在线视频播放观看 | 成人在线免费视频 | 香蕉水蜜桃牛奶涩涩 | 亚洲日韩在线观看 | 欧美最猛性XXXXX肛交 | 丁香成人网址 | 97国产揄拍国产精品人妻 | 男女交性视频无遮挡全过程 |

    電子發燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品