本文的第 1 部分定義并描述了承載這些低電流的設計，解釋了設計這些電路時出現的問題，并研究了屏蔽和防護方法的應用。

第 2 部分研究你的元件選擇如何影響低泄漏電路的性能，并討論噪聲如何滲透到低泄漏設計中。

經典的低電流技術是“空中”布線技術，其中關鍵路徑或電路節點中的組件引線在電路板上方焊接在一起。這些元件引線和走線不與電路板接觸，因此有效消除了PC板的影響。 Teflon 支座端子可用于支撐大型組件或人口密集的節點。組件下方的區域應該是堅固的、裸露的防護平面。

圖 1：空中布線

該技術提供了最低的泄漏、最低的雜散電容和最佳的整體低電流性能，但需要手工組裝，并且在大規模生產或有限的空間區域中不容易實現。整個電路不必放置在電路板上方，只需放置關鍵節點即可。在上面的圖 1 中，電路的反相節點（包括輸入信號、反饋電阻和電容器）都直接焊接到運放反相端子的彎曲腿上。 使用雙通道的第二個通道 這里有一個小技巧：如果你正在設計使用非反相配置的電路，請使用雙通道的第二個（“B”）通道作為主放大器。

圖 2：標準雙運放引腳排列

在標準雙引腳排列中，“B”同相輸入距離負電源引腳較遠，并且也受到反相引腳向北“保護”，并且輸入位于封裝的一角，以便于安裝與源的連接。在 V- 和“B”非反相引腳之間還有更多的空間來運行保護走線?！癆”通道放大器可用作保護驅動器。 單引腳排列遇到與“A”通道相同的問題，其中非反相輸入靠近電源。除了微小的單選項之外，如果單版本和雙版本都采用相同的 8 引腳封裝，則使用雙版本可能更有利。 小包裝可能不太好…

圖 3：小型封裝比較（頂行）SOT-23、SC-70、TSSOP-14，（底行）SOIC-8 和 MSOP-8 引線間距較窄的封裝往往具有較高的泄漏。這主要是因為引線間距很小并且更靠近電源線和其他引腳。電路板每平方的電阻率保持不變，但將焊盤移得更近會縮短距離，從而降低電阻率。 此外，更緊密的螺距會更快地積聚污垢，并且在這些緊密的螺距下更難以正確清潔。如果空間不是很寶貴的話，這是 SOIC-8 比 MSOP-8 更好的少數情況之一。舊的DIP封裝仍然是這方面最好的封裝。出于同樣的原因，SOT-23 單路優于 SC-70 單路。 設計和布局建議以下是自己的設計時需要牢記的一些一般性建議。 保護走線應圍繞所有輸入級。內層和底層也保護PC板。輸出不需要保護，因為它是低阻抗的，但它應該與輸入級屏蔽。

保護間距和輸入電容之間需要權衡。保護線和輸入走線之間的間隙越大，輸入電容就越小。 最大限度地減少輸入表面積，以減少雜散電容和電離沖擊的影響。由于在皮安信號電平下，IR 壓降并不是一個大問題，而且速度通常較低，因此請使用盡可能窄的走線寬度以減少雜散。使用最小尺寸的 SMT 焊盤來最大化焊盤之間的空間。 固定所有松散的電線。靈敏的高阻抗電路可以“看到”導線的移動 (ΔC)。在防護區域內，跳線或互連線應裸露（無絕緣層，最好是鍍錫實心銅）。

去除阻焊層的印刷電路板區域應封閉在密封防護罩或防護罩內，以防止潮濕和灰塵。 僅根據需要在導體周圍使用盡可能多的聚四氟乙烯或其他絕緣材料。守衛其余區域。請注意高壓所需的間距。 注意板上的塑料和膠帶的使用。使用防靜電導電膠帶。 陶瓷電容器是壓電電容器，機械振動和噪音會在電容器上產生電荷。在輸入、集成、反饋或偏置網絡中使用陶瓷電容時要小心。 整個外殼應環境密封，當濕度可能成為問題時，應使用干燥劑包。作為定期校準或現場服務的一部分，用戶或計量實驗室應易于更換這些包。

最大限度地減少電路板的彎曲和應力。使用多個板安裝點或支架，并且不僅通過板支持外部用戶控件和連接器。 正如文章開頭提到的，與“傳統”電路相比，設計成功的亞皮安級電路需要不同的設計實踐。通過遵循上述簡單的建議，就可以取得很高的首次成功率。 設計挑戰作者的任務是提高 LMP7721 低輸入偏置電流 CMOS 運算放大器評估板的性能。該電路板需要展示器件的近飛安輸入電流性能，同時仍使用標準低成本 FR4 電路板和傳統的表面貼裝組件。該板還必須支持多種電路配置。

圖 4：LMP7721 評估板 第一步是最小化輸入表面積。這減少了雜散輸入電容，使輸入更容易保護，最大限度地減少靜電耦合和電離沖擊的影響。

圖 5：顯示保護區的板輸入部分

在輸入電路周圍添加了廣泛的緩沖保護系統。在周邊添加了寬跡線，以允許在整個電路周圍安裝可選的金屬屏蔽。 輸入走線和所有敏感反饋組件均位于較小防護箱的周邊內。較大的外部裸銅方盒用于焊接在金屬防護罩上，以覆蓋整個輸入電路。 LMP7721 具有獨特的引腳排列，通過保護引腳（引腳 2 和 7）將輸入引腳（引腳 1 和 8）與電源和輸出引腳分開。這些引腳連接到防護裝置，以提供一直到引線框架級別的防護。 該區域的阻焊層也被去除，以減少電荷積累。

圖 6：多用途電阻墊

為了最大限度地減少輸入電容并減少輸入的物理表面積，輸入走線非常薄，并且電阻焊盤具有跳線的雙重作用。 該布局旨在通過更改一些電阻器和跳線電阻器來適應反相、非反相和緩沖器配置（照片中顯示了“緩沖器”配置）。 通常，每個電阻器，甚至是未使用的電阻器選項，都會有自己的焊盤。這將使幾個未連接的焊盤“浮動”而未使用。 相反，焊盤的布局使得將電阻器放置在適當的位置即可完成電路并選擇配置。 其結果是一個非常緊密、緊湊的布局，并且暴露的輸入導體最少。

當然，專用電路會更小、更緊湊。 正確清潔電路板正確清潔電路板對于提供預期的亞皮安性能至關重要。 與傳統方法相比，正確清潔電路板和組件需要一些額外的步驟。剩余的助焊劑殘留物、水分和清潔殘留物會嚴重降低低電流性能。 不建議在最終清潔中使用“免洗”噴霧助焊劑。水溶性助焊劑仍然會留下一層薄膜。 對受保護區域內的組件進行任何返工后，應重新清潔電路板。 應使用異丙醇或甲醇清洗電路板，確保清除電路板上所有殘留的水分。應擦洗元件引線之間的區域，并徹底沖洗表面安裝器件下方的區域。

圖7：用酸刷清潔板

在上圖中，使用酸刷擦洗電路板，該酸刷已將長刷毛切成短長度以增加刷毛硬度。這是為了更好地擦洗設備引腳之間。 “標準”清潔后，建議的擴展清潔程序為： 除去所有水分——否則它會與酒精發生反應并留下白色粉末狀沉積物。 用酒精（80% 或更高）淹沒板。

用硬刷擦洗器件引線、連接器之間以及周圍的組件。 再次用酒精沖洗以清除碎片并用壓縮空氣吹掉多余的碎片。還可在 SMT 設備下進行沖洗和吹氣。不要忘記板的底部！ 快速擦干，然后用干凈的毛巾擦干。 烘烤板以除去剩余的水分。 清潔后，只能拿住板子的邊緣，不要觸摸防護區域內的任何東西。

避免在板上呼吸，因為呼吸中的鹽水會嚴重降低性能。如果保護區內的部件發生任何變化，應重復清潔程序。 電路板應存放在密封的容器或袋子中，最好帶有干燥劑包。 驗證電路板的性能組裝和清潔電路板后，必須測量電路板的性能。設計了一個簡單的測試來檢查性能。 對于反相放大器或跨阻放大器，只需斷開電源并觀察基線“零”電平即可測量泄漏。任何高于理論基線水平的水平很可能是由于泄漏造成的。然而，由于這些電路包含大電阻，因此由于噪聲，解析毫微微安可能會很困難。

同相配置具有最高的輸入阻抗并且對泄漏最敏感。

因此，選擇非反相緩沖器配置來測試電路板性能。 為了測試同相輸入，使用了開路“浮動”測試。漏電流在輸入電容上積分。根據所得的漂移率和已知的輸入電容值，可以計算出漏電流。 同相輸入“浮動”測試相當簡單。輸入暫時用電線接地，然后通過快速從輸入上拔掉接地線來打開。

然后允許輸入“浮動”未連接，同時定期測量輸出電壓以計算電流。 測試所需的設備相當簡單，只需要一個數字萬用表和一個秒表或類似的間隔記錄裝置。如果有數字示波器，也可用于此功能。 設置該設置被封裝在一個鋼制咖啡罐中，并用金屬蓋或鋁箔（不是塑料蓋）覆蓋。

圖 8：咖啡罐內的測試電路。（可以看到測試線連接到輸入端） 一根長而薄的接地非絕緣總線穿過頂部的一個小孔，插入輸入端。該電線如圖 8 左側所示。電線末端已彎曲成狹窄的“V”形，并摩擦配合到輸入墊中，因此可以快速輕松地拉出。 要開始測試，請將電線從外殼中完全拉出以打開輸入并開始測試。以 10 秒的間隔記錄輸出電壓，持續 500 秒。

圖 9：測量的開路輸入結果

圖 9 顯示了結果。在前兩次采樣后（20 秒），將電線拉出?？梢姷氖抢鲭娋€后輸出的初始跳躍（由于機械干擾）。大約 40 秒后，輸出穩定到每秒小于 1mV 的恒定漂移率。 使用已知的輸入電容（該板之前測量的電容約為 12pF）以及測得的電壓和時間變化，可以使用以下簡單公式對輸出電壓隨時間的變化進行積分，從而計算出輸入漏電流： i = (Δv / Δt) * C 看圖9，我們可以粗略計算出平均輸入電流。輸出從 200 秒時的 -10mV 變為 500 秒時的 -20mV。ΔV為-10mV，ΔT為300秒。將這些值代入公式即可得出約飛安級的泄漏。 (-10mV / 300秒) * 12.2pF = -1.2fA 這對于 FR4 板來說是非常好的性能！ 測量輸入電容輸入電容受多種因素影響。最突出的是放大器的輸入電容和走線電容。 大多數運算放大器的輸入電容范圍為 2pF 至 15pF，“低噪聲”CMOS 器件的輸入電容高達 40pF。插座、PCB 走線、保護元件、反饋元件、連接器和電纜可以顯著增加該值。

實際的總電容值將取決于您的個人電路和布局。 了解電路的輸入電容對于電路設計和電流測量都至關重要。測量電容的方法有多種，例如使用電容計，但這種方法存在問題。 大多數電容表都基于“電橋”或交流源測量配置，并且不能將其端子之一接地。一些手持式數字萬用表具有電容功能，您可以利用手持設備的“浮動”特性，但這些儀表通常在皮法范圍內不準確，和/或在“浮動”時容易受到噪聲拾取或鄰近效應的影響。 一種簡單的技術涉及使用與輸入串聯的大串聯電阻（100K 至 >10M）和正弦波信號發生器（10Hz 至 ~100KHz）。

圖 10：輸入電容測試電路 RC 極由大串聯測試電阻 (Rsense) 和輸入電容 (Cin) 創建。

為了找到這個極點，交流信號通過串聯電阻饋送，同時掃描發生器頻率，直到監控的輸出幅度下降到參考頻率幅度的 70.7% (-3dB)。通過了解極點頻率和電阻值，就可以計算出輸入電容。 為了執行測試，在檢測電阻器上放置一個臨時跳線以將其短路。將示波器或交流電壓表連接到放大器輸出 (Vout)，然后將發生器設置為低參考頻率；例如 10Hz，并將幅度設置為一些方便的值，例如 100mV (Vgen)。 移除測試電阻器上的跳線，掃描發電機頻率，直到輸出電壓降至初始 Vin (70.7mV) 的 70.7%，并記錄發電機頻率。 現在頻率和電阻已知，因此現在可以根據 RC 公式計算電容： Cin = 1 / (6.28 * R * F) 例如，使用 10Mohm 串聯電阻，我們發現 100mV 輸出在 1.305kHz 時降至 70.7mV。所以： Cin = 1 / (6.28 * 10M * 1305) 辛=12.2pF 此測量有幾點需要注意。

第一個是檢測電阻器兩端的雜散電容，對于 1/4 瓦電阻器，一般約為 0.15pF 至 0.3pF，會影響結果。避免這一問題的方法是串聯使用幾個較低值的電阻器來創建一個具有低電容的大檢測電阻器。每個電阻器的雜散電容表現為串聯電容，因此串聯使用的電阻器越多，總串聯電容越小。 為此，電阻器被端對端焊接并允許彎曲到空氣中，遠離附近的物體以最大限度地減少雜散電容。對于此測量，五個 2MΩ 電阻器被端對端焊接。有關實際使用的電阻串的照片，請參見第 2 部分中的圖 3 。

第二點是要注意電路的整體帶寬并注意輸出轉換速率限制。當您找到極點頻率時，最好再次短路檢測電阻并確保幅度與原始參考頻率 (~100mV) 相同，以驗證你沒有耗盡帶寬或達到轉換速率限制。 如果幅度不同，請增加檢測電阻器的值或在輸入端添加已知電容以降低極點頻率（添加 20pF，然后從結果中減去 20pF）。任何類型的電容器都可用于此測試，因為泄漏并不重要。為了防止壓擺限制，請使用盡可能低的幅度以獲得良好的結果。 總結我們希望本教程能讓你更好地理解亞皮安測量所面臨的挑戰。創造力是這些層面上最好的工具。與任何時候挑戰自然極限一樣，要為輕微的挫折和電路或布局修改做好準備。

審核編輯：劉清