Spartan-6的一個Slice中包含8個觸發(fā)器(FFs),每個觸發(fā)器包括兩個控制信號:CE、SR(只能用作Reset或Set之一),但這8個觸發(fā)器共用控制信號輸入端口,這一特性限制控制信號不同的觸發(fā)器在布局(Map)時,不能優(yōu)化入同一Slice,正是基于此,Xilinx推薦對于低扇出的觸發(fā)器控制信號在代碼編寫時盡量吸收進(jìn)觸發(fā)器D輸入端之前的LUT中,并在XST的綜合屬性選項中提供配置項,讓XST綜合時自動將低扇出的控制信號吸收進(jìn)觸發(fā)器D輸入端之前的LUT中,如下圖:
但是,對于設(shè)計中大量使用的門控型總線數(shù)據(jù),即滿足某種條件時寄存一組總線數(shù)據(jù),采用FDE的設(shè)計方式更有利于控制CE信號的扇出數(shù)量,基于此思路,特別試驗,代碼如下,其中DBUF_DOUT、CFGR_BUF即為32-bits的總線型數(shù)據(jù):
布局后,查看XST的Map Report中的Control Sets章節(jié),如下圖:
可以看到,CFGR_BUF[31:0]這組總線數(shù)據(jù)采用8個Slices實現(xiàn),每個Slice使用4個FFs,符合設(shè)計預(yù)期。
查看PAR后的Static Timing報告,可以看到,Static Timing報告中對CFGR_BUF_CE信號的扇出數(shù)量統(tǒng)計為9,即每個Slice的CE輸入端口統(tǒng)計為一個信號扇出,符合設(shè)計預(yù)期,如下圖:
綜合Xilinx用戶手冊介紹的原理和實際試驗結(jié)果,可以得出如下結(jié)論:XST在對Spartan-6布局布線時一個Slice的SR、CE輸入端口統(tǒng)計為一個信號扇出負(fù)載。
審核編輯:黃飛
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關(guān)推薦
觸發(fā)器是一種存儲器件,它可以在特定的輸入信號條件下改變其狀態(tài)。觸發(fā)器的觸發(fā)方式指的是觸發(fā)器在何種
發(fā)表于 01-26 17:18
?8949次閱讀
我目前正在探索將英飛凌 XMC4300 從控制器與 Xilinx Spartan-6 FPGA 集成到我們項目中的兼容性和通信協(xié)議選項。 具體來說,我想了解 XMC4300 是否適用于促進(jìn)我們在
發(fā)表于 03-06 07:47
引腳控制負(fù)載 數(shù)據(jù)進(jìn)入觸發(fā)器。在設(shè)計中,我以下列方式創(chuàng)建一個滴答信號:--bit_clk計數(shù)器寄存器
發(fā)表于 08-02 09:00
嗨,我有兩個問題如下。1. Spartan-6 IO是否具有內(nèi)置的施密特觸發(fā)器?我注意到FPGA產(chǎn)生的時鐘輸出比外部時鐘分配器具有更高的抖動。但為什么會這樣呢?非常感謝你。劉亦菲
發(fā)表于 08-07 09:06
Spartan-6 FPGA工業(yè)影像目標(biāo)設(shè)計平臺(Xilinx推出)
Xilinx推出賽靈思Spartan-6 FPGA工業(yè)影像目標(biāo)設(shè)計平臺,為低成本、低功耗的工業(yè)影像系
發(fā)表于 03-23 11:35
?928次閱讀
基于Spartan-6的FPGA SP601開發(fā)設(shè)計方案
Spartan-6是Xilinx公司的FPGA批量應(yīng)用有最低成本的FPGA,采用45nm低功耗銅工藝,在成本,性能和功耗上有最好的平衡.該系
發(fā)表于 04-02 14:25
?2497次閱讀
Spartan-6 FPGA
Configuration
User Guide
發(fā)表于 09-19 15:46
?31次下載
Spartan-6 FPGA Data Sheet
發(fā)表于 10-24 08:39
?21次下載
Spartan-6系列具有低成本、省空間的封裝形式,能使用戶引腳密度最大化。所有Spartan-6 LX器件之間的引腳分配是兼容的,所有Spartan-6 LXT器件之間的引腳分配是兼容的,但是
發(fā)表于 07-01 10:48
?9523次閱讀
了解如何描述Spartan-6 FPGA中的全局和I / O時鐘網(wǎng)絡(luò),描述時鐘緩沖器及其與I / O資源的關(guān)系,描述Spartan-6 FPGA中的DCM功能。
發(fā)表于 11-22 06:10
?5247次閱讀
本文檔的主要內(nèi)容詳細(xì)介紹的是spartan-6 FPGA的配置資料說明。
發(fā)表于 02-15 16:39
?20次下載
同步式觸發(fā)采用高電平觸發(fā)方式即在CP高電平期間,輸入信號起作用。同步式RS觸發(fā)器波形見下圖,在CP高電平期間,輸出會隨輸入
發(fā)表于 07-15 09:23
?4w次閱讀
Spartan-6 FPGA 利用CCL 支持布線線路與邏輯單元之間的可配置互聯(lián)功能。Spartan-6 FPGA 是易失性器件- 電源移除時,不能保留原有配置。為了配置Spartan-6
發(fā)表于 01-10 15:28
?26次下載
你知道嗎?計算機(jī)和計算器使用觸發(fā)器來進(jìn)行記憶。一定數(shù)量的觸發(fā)器組合將產(chǎn)生一定數(shù)量的內(nèi)存。觸發(fā)器是使用邏輯門形成的,而邏輯門又由晶體管制成。
發(fā)表于 09-12 16:36
?5.7w次閱讀
的觸發(fā)方式有以下幾種。 異步觸發(fā)方式:異步觸發(fā)是指觸發(fā)器的狀態(tài)不受時鐘
發(fā)表于 01-15 16:12
?2548次閱讀
評論