12月19日，“2023集成電路產業EDA/IP交流會”在上海張江盛大召開。本次會議為推進集成電路EDA/IP產業創新融合發展，由上海市集成電路行業協會和上海張江高科技園區開發股份有限公司聯合主辦，進一步推動集成電路龍頭企業發展、厚植產業優勢，促進產業鏈上下游合作交流，提升產業核心競爭力，強化創新、聚焦重點。

在這一高端交流會上，全球首家推出3DIC Chiplet EDA全流程的國內EDA企業芯和半導體的聯合創始人，代文亮博士受邀出席并發表題為《EDA使能3DIC Chiplet先進封裝設計》的重磅演講，從Chiplet的發展和現狀、挑戰和機遇等方面做了深入淺出的分析，并分享了芯和Chiplet EDA平臺及眾多案例。

01大算力需求持續驅動Chiplet發展

在這個萬物互聯的時代，每天都在產生巨量的數據，據IDC預測，2025年全球新增數據量可達175ZB，未來3年全球新增的數據量將超過過去30年的總和。如此多數據的收集、傳輸、計算和存儲驅動了半導體芯片產業的發展。同時隨著AIGC的興起，海量數據打造出的AI大模型對算力提出了史無前例的要求，基于transformer的模型算力每兩年將增長750倍。過去20年，算力已提升了6萬倍，然而，存儲和互連發展滯后卻相對落后，僅分別提升100倍和30倍。

傳統算力架構存在“存儲墻”，數據讀寫導致額外功耗，需探索新型架構，存內計算及近存計算架構是當前考慮提升能效比的最有效途徑，而3DIC Chiplet 、HBM與異構集成等多領域技術融合，能有效緩解“存儲墻” ，協同提升高能效算力。Chiplet相比傳統SoC優勢明顯：

Chiplet具有更小的芯粒尺寸，帶來更高的良率，并突破光罩尺寸的限制，降低制造成本

Chiplet具有更多的工藝節點選擇，可以將最佳節點實現的芯粒進行混合集成

Chiplet可以實現硅IP復用，提高研發效率，攤薄NRE成本，縮短上市周期

這些核心優勢導致Chiplet已成功落地于高性能計算應用，從桌面CPU、AI加速數據中心GPU、FPGA、游戲GPU，到Arm和RISC-V，甚至Switch和CPO都已經有了眾多成功案例。

02Chiplet實現面臨的挑戰

從單芯片SoC跨越到Multi-die系統，首先會面臨的是系統集成的挑戰。異構系統集成、系統設計規劃、Die-to-die連接、軟件開發和建模、功耗和熱管理、系統驗證能力/性能、系統簽核分析、分層測試和修復、可靠性和安全、系統良率、內存利用率和一致性，這些都是需要被重點考量的因素。面對傳統的工具和設計流程，Chiplet需要一個新的集成流程和EDA平臺，滿足在架構、物理實現、分析到驗證層面的各項新進需求。

03芯和Chiplet EDA多物理場仿真平臺

芯和半導體歷經13年發展，長期聚焦芯片-封裝-板級系統設計仿真工具的打造，厚積薄發，提前布局，通過自主知識產權構建了強大的3DIC Chiplet 多物理場仿真分析平臺。

該平臺擁有跨尺度多物理仿真引擎、AI驅動的網格剖分技術和云計算加載的分布式并行計算能力。其大容量電磁仿真求解器能支持Chiplet、中階層和封裝的聯合仿真，仿真速度十倍領先于同類工具，且內存損耗僅為同類的二十分之一，內置HBM與Chiplet UCIe互聯協議標準，為解決Chiplet設計的信號完整性、電源完整性、電磁干擾、熱和應力可靠性等一系列問題提供了極高的分析效率，已獲得多家國際算力芯片頭部企業認可選用，也為國內Chiplet產業發展提供了基礎。

代文亮博士表示，芯和半導體的Chiplet EDA設計平臺，在過去幾年已被多家全球領先的芯片設計公司采用來設計他們下一代面向數據中心、汽車和AR/VR市場的高性能計算芯片。我們期待與產業鏈上下游及合作伙伴緊密合作，解決Chiplet和高速高頻系統帶來的挑戰，攜手建設Chiplet生態，共同推動國內的Chiplet產業做強做大。

審核編輯：湯梓紅