阻抗，工程師們都接觸過，但能把阻抗說清楚的工程師少之又少。阻抗看似簡單，實則難以言表。

下面我們用快問快答的方式，輕松幫你搞懂阻抗！

01 問：什么是阻抗？

答：在有電阻、電感和電容的電路里，對交流電所起的阻礙作用叫做阻抗。阻抗常用Z表示。阻抗由電阻、感抗和容抗三者組成，但不是三者簡單相加。阻抗的單位是歐姆。

PCB中的阻抗是指電路板上導線、電源、負載和其他元件之間的電阻抗。PCB阻抗控制是設計PCB電路板的重要環節，以確保電路板性能和穩定性。在高速電路設計中，保持適當的阻抗至關重要，因為不適當的阻抗會導致信號受到嚴重的噪聲干擾。

02 問：什么是單端阻抗？

答：單端阻抗是特性阻抗的一種，它是指電路中單個信號線的阻抗。在單端傳輸中，信號通過單個信號線進行傳輸。

03 問：什么是差分阻抗？

答：差分信號線結構用于控制阻抗，驅動端輸入極性相反的兩個信號波形，由兩根差分線傳送，接收端減法處理，這種方式在高速數模電路中用于提升信號完整性和抗噪聲干擾。

04 問：什么是共面阻抗？

答：共面阻抗是信號線在GND/VCC間傳輸時的測試阻抗，共面波導是高頻和微波電路中常見的平面結構導體線路。共面阻抗與波導的幾何形狀、導體寬度、介質參數等因素有關，通過調整這些因素可以控制電磁波在共面波導中的傳播特性。共面阻抗的大小決定了電磁波在共面波導中的傳播特性。

05 問：單端阻抗為什么控制50歐姆？

答：50歐姆是業界默認值，具有便于加工、損耗低的優勢，但并非必須的。取決于接口，如75歐姆是遠程通訊標準，線纜和天線使用75歐姆時需匹配PCB線路阻抗。特殊芯片可通過改善驅動能力降低阻抗，提高EMI和串擾抑制效果。例如，Intel要求阻抗控制在37歐姆、42歐姆甚至更低。

06 問：差分阻抗為什么控制100歐姆？

答：差分阻抗和單端阻抗的設定具有一定的歷史沿革和應用背景。這些阻抗值的確定主要是為了滿足特定接口和芯片的需求，以確保信號的穩定傳輸和良好的電氣性能。常見的阻抗值為100歐姆，也有90歐姆和85歐姆的，這些阻抗值的設定可以減少信號反射、干擾和失真，提高信號的傳輸效率。

07 問：差分線為什么要平行走線？

答：差分線通常采用平行走線設計，以提高抗干擾能力和保持阻抗連續性。這種設計保持兩條線之間的耦合程度不變，確保阻抗連續性。

然而，差分線的定義并不要求必須平行。在不采用平行走線設計時，需確保間距大于5W，單線阻抗一致，且外界干擾較小。這樣可以實現不平行走線，無需耦合兩條線。

在測試夾具中，差分線通常為單端走線，阻抗控制為50歐姆。使用飛線或同軸線連接兩條線，只要最終匯集到接收端，也可進行差分傳輸。

08 問：差分線不做等長可以嗎?

答：不可以，差分線最重要的物理規則要求是等長。

差分線等長至關重要，因為接收端對兩條線信號進行差異運算。信號為梯形波，不等長的線會導致相位誤差，可能導致傳輸錯誤。理想信號應為波峰對波谷，但不等長線可能導致相位差異達180度，使傳輸出錯。

即使相位差較小，如30度，也會嚴重影響眼圖，使差模分量轉變為共模分量，降低共?？箶_能力。因此，差分線等長是關鍵指標，通常要求誤差不超過5mil，最大允許10mil誤差。

09 問：差分對可以不同層走線嗎?

答：是可以采用上下兩層走線的方式，并且理論上這種方式比同層走線更優。首先，BGA出線更容易實現。更重要的是，通過將差分線分布在不同的層上，可以大大減小玻纖效應的影響。

然而，在實際工程中，由于加工工藝的限制，不同層的走線可能會出現隨機誤差，導致上下兩層走線無法準確重疊。這種誤差可能會對差分線的性能產生嚴重影響，因此這種走線方式有一定的缺陷。

10 問：高速PCB設計那些影響阻抗？

答：

1、線寬：阻抗線寬與阻抗成反比,線寬越細,阻抗越高,線寬越粗,阻抗越低。

2、銅箔：銅箔厚度與阻抗成反比,銅厚越厚,阻抗越低,銅厚越薄,阻抗越高。

3、線距：間距與阻抗成正比，間距越大,阻抗越大，間距越小,阻抗越小。

4、共面：阻抗線距導體的間距與阻抗成正比,間距越大,阻抗越大，間距越小,阻抗越小。

11 問：PCB制版選材那些影響阻抗？

答：

1、介質厚度：介質厚度與阻抗成正比,介質越厚則阻抗越高,介質越薄則阻抗越低。

2、介電常數：介電常數與阻抗成反比,介電常數越高,阻抗越低,介電常數越低,阻抗越高。

3、防焊厚度：防焊厚度與阻抗成反比.在一定厚度范圍內,防焊厚度越厚,阻抗越低,防焊厚度越薄,阻抗越高。

12 問：阻抗計算那個工具最方便？

答：當然是華秋DFM啦！華秋DFM阻抗工具自動生成疊層圖，支持單獨計算某條阻抗和全部計算所有阻抗，還支持反算功能，計算好的阻抗數據可以導出保存，同時導出阻抗計算圖和疊層圖方便用戶存檔。