最近，Imec 公布的超大規(guī)模自旋軌道轉(zhuǎn)移 MRAM (SOT-MRAM) 器件已實(shí)現(xiàn)創(chuàng)紀(jì)錄的性能，每比特開關(guān)能量低于 100 飛焦耳，耐用性超過 10 的 15 次方。

這些結(jié)果使得 SOT-MRAM 成為替代 SRAM 作為高性能計(jì)算 (HPC) 應(yīng)用中最后一級(jí)緩存的有希望的候選者。就像 SRAM 一樣，它提供高開關(guān)速度（在亞納秒范圍內(nèi)）和無限的耐用性。

此外，由于是非易失性，SOT-MRAM 位單元在高單元密度下可實(shí)現(xiàn)比 SRAM 更低的待機(jī)功耗。此外，SOT-MRAM 位單元可以做得比 SRAM 單元小得多，從而轉(zhuǎn)化為更高的位封裝密度。

Imec 通過實(shí)驗(yàn)探索了在 300mm 晶圓上加工的單垂直 SOT-MRAM 器件的擴(kuò)展?jié)摿途窒扌?，這是有史以來第一個(gè)關(guān)于 SOT-MRAM 器件擴(kuò)展性的研究報(bào)告。在 IEDM 2023 上，他們表明，縮小 SOT 軌道不僅減少了 SOT-MRAM 單元的占地面積，而且還大大提高了單元的性能和可靠性。

SOT 軌道是由鎢 (W) 或鉑 (Pt) 等金屬制成的層，位于磁性隧道結(jié) (MTJ)（SOT-MRAM 器件的實(shí)際開關(guān)元件）下方。SOT 軌道用作面內(nèi)電流注入層，引入它是為了解耦讀取和寫入路徑。

“在傳統(tǒng)的 SOT-MRAM 設(shè)計(jì)中，SOT 軌道占用的面積大于實(shí)際 MTJ 柱的占地面積，為覆蓋過程控制提供足夠的余量，”imec 磁學(xué)項(xiàng)目總監(jiān) Sebastien Couet 解釋道。“但這會(huì)導(dǎo)致能量浪費(fèi)，因?yàn)椴糠蛛娏鲿?huì)流到 MTJ 區(qū)域之外。我們將 SOT-MRAM 器件擴(kuò)展至極限，SOT 軌道和 MTJ 柱具有相當(dāng)?shù)某叽纾ㄅR界尺寸約 50 納米）。對(duì)于這些器件，我們觀察到每比特的開關(guān)能量低于 100 飛焦耳 (fJ)，即與傳統(tǒng)設(shè)計(jì)相比減少了 63%。這有助于解決 SOT-MRAM 的剩余挑戰(zhàn)，傳統(tǒng)上 SOT-MRAM 需要高電流進(jìn)行寫入操作?！?/p>

縮放 SOT 軌道可以提高存儲(chǔ)器的耐用性，因?yàn)樗梢詼p少 SOT 層內(nèi)的焦耳熱。

“憑借超過 1015 個(gè)編程/擦除周期的耐用性，我們通過實(shí)驗(yàn)驗(yàn)證了我們的假設(shè)，即 SOT-MRAM 單元可以具有無限的耐用性——這是緩存存儲(chǔ)器的重要要求，”Couet 說。

“我們的數(shù)據(jù)為電路設(shè)計(jì)人員提供了寶貴的輸入，以便在先進(jìn)節(jié)點(diǎn)上執(zhí)行 SOT-MRAM 技術(shù)的設(shè)計(jì)技術(shù)協(xié)同優(yōu)化 (DTCO)——性能改進(jìn)和設(shè)計(jì)裕度之間的權(quán)衡。未來的工作重點(diǎn)是材料工程，以進(jìn)一步降低每位的開關(guān)能量，并優(yōu)化位單元配置，以進(jìn)一步縮小與 SRAM 相比的單元面積。從長遠(yuǎn)來看，這些經(jīng)驗(yàn)也將轉(zhuǎn)移到電壓門控 (VG) SOT-MRAM 多柱器件的開發(fā)中——imec 針對(duì)高密度嵌入式存儲(chǔ)器應(yīng)用的終極解決方案?！盨ebastien Couet 補(bǔ)充道。

我們將見證SRAM的死亡?

今年，第 68 屆年度 IEEE 國際電子器件會(huì)議 (IEDM) 全面恢復(fù)，來自世界各地的近 1,500 名工程師（親臨現(xiàn)場(chǎng)）每年都會(huì)返回舊金山市中心，討論半導(dǎo)體行業(yè)的最新發(fā)展。雖然學(xué)術(shù)界和工業(yè)界都有大量有趣的論文，但臺(tái)積電的那篇論文帶來了可怕的壞消息——雖然邏輯仍在或多或少地沿著歷史趨勢(shì)線擴(kuò)展，但 SRAM 擴(kuò)展似乎已經(jīng)完全崩潰。

在會(huì)議上，臺(tái)積電談到了原始基礎(chǔ) N3 (N3B) 節(jié)點(diǎn)以及增強(qiáng)型 (N3E)，后者是N3B 稍微寬松一些的變體。臺(tái)積電展示原型測(cè)試芯片配備了一個(gè)由超過 35 億個(gè)晶體管和一個(gè)可完全運(yùn)行的 256Mbit SRAM 宏組成的邏輯電路（圖 1）。SRAM 存儲(chǔ)單元面積為 0.0199μm 2，是有史以來最小的。我們確認(rèn) SRAM 宏即使在 0.5V 的電壓下也能完美工作（圖 2）。

有趣的是，對(duì)于新的 N3E 節(jié)點(diǎn)，高密度 SRAM 位單元尺寸達(dá)到 0.021 μm2，這與他們的 N5 節(jié)點(diǎn)的位單元大小完全相同，并沒有縮小。N3B 變體預(yù)計(jì)不會(huì)進(jìn)入太多產(chǎn)品，但確實(shí)具有縮放 SRAM 位單元；然而，在 0.0199μm2 時(shí)，它僅縮小了 5%（或縮小了 0.95 倍）。

就粗略的內(nèi)存密度而言（假設(shè) ISO 輔助電路開銷），N3E 大致為 31.8 Mib/mm2，并將增加到 33.55 Mib/mm2 或 1.75 Mib/mm2（230 KB）的改進(jìn)。

這是一些嚴(yán)重的壞消息！從這個(gè)角度來看，雖然據(jù)說 N3B 和 N3E 都提供了 1.6 倍和 1.7 倍的芯片級(jí)晶體管縮放，但 SRAM 的 1.0 倍和 1.05 倍縮放是災(zāi)難性的。現(xiàn)在，我們?nèi)匀幌Ｍ_(tái)積電在某個(gè)時(shí)候?yàn)?N3 推出更密集的 SRAM 位單元變體，我們確實(shí)希望在未來看到 SRAM 的某種程度的微縮，但好的舊微縮 SRAM 微縮似乎已經(jīng)死了。

考慮一個(gè)假設(shè)的 100 億晶體管芯片，其中包含 40% 的 SRAM 和 60% 的邏輯，位于 TSMC N16 上。忽略實(shí)際限制和模擬/物理/等，這樣一個(gè)假設(shè)的芯片將約為 255 平方毫米，其中 45 平方毫米或 17.6% 用于 SRAM。將完全相同的芯片縮小到 N5 將產(chǎn)生一個(gè) 56 平方毫米的芯片，其中 12.58 平方毫米或占芯片的 22.5% 用于 SRAM。將芯片進(jìn)一步縮小到 N3（基于我們最初但未完全確認(rèn)的值）將產(chǎn)生一個(gè) 44 平方毫米的芯片，其 SRAM 密度相同為 12.58 平方毫米，現(xiàn)在占面積的近 30%。

當(dāng)然，這種影響不會(huì)在所有方面都感受到同樣的影響。芯片上 SRAM 和緩存的百分比因目標(biāo)市場(chǎng)和整體能力而異。然而，對(duì)于一些 AI 硬件初創(chuàng)公司來說，架構(gòu)要求芯片的很大一部分被 SRAM 覆蓋，這些工程師將比其他人更快地遇到更多挑戰(zhàn)。

SRAM 微縮的崩潰并不僅限于臺(tái)積電。我們已經(jīng)指出 SRAM 縮放速度變慢的問題已經(jīng)有一段時(shí)間了。例如，雖然英特爾仍在縮減其 SRAM 位單元，但該公司最近宣布的Intel 4 進(jìn)程SRAM 縮放比例已從歷史上的 0.5-0.6 倍放緩至 0.7-0.8 倍。對(duì)于 Intel 4，我們的估計(jì)密度（ISO 輔助電路開銷與 TSMC 相比）為 27.8 Mib/mm2 或 4 Mib/mm2 或落后 13%。期望 Intel 的 Intel 3 工藝能夠匹敵或擊敗它們并非不切實(shí)際。

那么，我們?cè)摵稳ズ螐模渴聦?shí)上，目前唯一可行的 SRAM 替代品就是更多的 SRAM，因此我們預(yù)計(jì) SRAM 會(huì)直接占用更多的面積。這并不是說我們不期望更多的 SRAM 擴(kuò)展。雖然我們確實(shí)希望臺(tái)積電和其他代工廠生產(chǎn)更密集的 SRAM，但歷史上的擴(kuò)展似乎已經(jīng)正式結(jié)束。Imec 等一些研究機(jī)構(gòu)提出了更高密度的 SRAM 位單元。例如，在去年的 IEDM 2021 上，Imec 在一個(gè)假設(shè)的“超越 2 納米節(jié)點(diǎn)”上展示了大約 60 Mib/mm2 的 SRAM 密度，大約是今天密度的兩倍，該節(jié)點(diǎn)使用utilizing forksheet晶體管和先進(jìn)的雙面互連方案。

除了 SRAM，業(yè)界一直在研究許多其他替代內(nèi)存架構(gòu)。新興的內(nèi)存技術(shù)包括 MRAM、FeRAM、NRAM、RRAM、STT-RAM、PCM 等。與 SRAM 相比，這些新興的內(nèi)存位單元提供了獨(dú)特的權(quán)衡，例如在較低的讀/寫規(guī)范下具有更高的密度、非易失性能力、較低的讀寫周期能力，或者在可能較低的密度或速度下具有較低的功耗。雖然它們不是 SRAM 的直接替代品，但向前發(fā)展它們可能會(huì)扮演 4 級(jí)或 5 級(jí)緩存的角色，其中較低的性能權(quán)衡可以通過更高的密度來抵消。

目前，該行業(yè)似乎已經(jīng)到了一個(gè)有趣的拐點(diǎn)。

審核編輯：劉清