色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DDR4信號完整性測試要求

Mijia329 ? 來源:電子匯 ? 2024-01-08 09:18 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

DDR5已經(jīng)開始商用,但是有的產(chǎn)品還才開始使用DDR4。本文分享一些DDR4的測試內(nèi)容。DDR4 和前代的 DDR3 相比, 它的速度大幅提升,最高可以達到 3200Mb/s,這樣高速的信號,對信號完整性的要求就更加嚴格,JESD79‐4 規(guī)范也對 DDR4 信號的測量提出了一些要求。

DDR4的特性

DDR4 相比 DDR3,有很多新的變化,首先它的帶寬提高了近一倍,最高達到 3200Mb/s,而且運行在更低的電壓下,VDD 電壓是 1.2V,這樣可以在帶寬提高的同時,不會提高系統(tǒng)的功耗。采用了新的顆粒架構(gòu),可以在單條內(nèi)存上做到 16 個內(nèi)存顆粒,內(nèi)存封裝和 DIMM 類型不變,但是內(nèi)存的 Pin 腳數(shù)量有所變化,

DDR4 的 Pin 腳數(shù)達到 288Pin,Pin 腳間距更加小,更詳細的對比,見下圖

32e70190-ad3e-11ee-8b88-92fbcf53809c.jpg

Fig.1 DDR4 和 DDR3 對比圖

DDR4信號完整性測試要求

在 DDR4 規(guī)范 JESD79‐4 中,對物理層信號測試要求有:DQ 眼圖模板測試、抖動分析、電氣特性測試,時序測試。相比 DDR3,DDR4 對眼圖測試和抖動測試提出了新的要求 抖動測試

在 DDR3 的測試中,對 Clock 的抖動的測試要求是:Period Jitter、Cycle‐Cycle Jitter、 Duty Cycle Jitter。DDR3 的 Spec 中做了這樣的推算:如果你的內(nèi)存滿足了規(guī)范要求的所有電氣特性和時序特性,就可以一直正常的運行。現(xiàn)實狀況下,這是沒有考慮其他因素的理想情況,像隨機抖動等也會影響產(chǎn)品的工作,而 DDR3 都沒有對這些進行測試。

3306e97e-ad3e-11ee-8b88-92fbcf53809c.jpg

Fig.2 DDR3 Clock 抖動測試

在 DDR4 的規(guī)范中,采用了更實際的方法來考慮這些因素,測試要求包含了隨機抖動 Rj 和確定性抖動 Dj,在規(guī)范中,總體抖動 Tj 被定義為在一定誤碼率下的確定性抖動 Dj 和隨機性抖動 Rj 的和,對抖動做了分解。Fig.5 是測試結(jié)果。

332213a2-ad3e-11ee-8b88-92fbcf53809c.jpg

Fig.4 DDR4 Clock Jitter 要求

33385ff4-ad3e-11ee-8b88-92fbcf53809c.jpg

Fig.5 Lecroy Qualiphy‐DDR4 Jitter 測試結(jié)果

眼圖模板測試

在 DDR3 測試中,眼圖只是作為一個 Debug 的手段,不是強制要求測試,而且沒有模板。但是在 DDR4 中,要求進行 DQ 輸入接收端眼圖模板測試,F(xiàn)ig.6 是眼圖模板的定義,在 DDR4‐2133 及以下頻率,TdIVW_total 和 TdIVW_dj 相等 VdIVW_total 和 VdIVW_dV 相等,從本質(zhì)上,現(xiàn)在還沒有在模板中定義隨機成分。

33540d8a-ad3e-11ee-8b88-92fbcf53809c.png

Fig.6 DDR4 眼圖模板定義

33884fdc-ad3e-11ee-8b88-92fbcf53809c.jpg

Fig.7 DDR4 DQ 眼圖

DDR4 測試探測挑戰(zhàn)

DDR4 的速率提升一倍,同時信號電壓降低也接近一倍,這對測試探測技術(shù)提出了更高的要求。DDR4 規(guī)范中的所有測試都是定義在 BGA 或者 DIMM 的管腳處, 但是,在很多時候,我們很難直接探測到 BGA 管腳處,這樣測出來的結(jié)果誤差會非常大,解決方案是使用 Interposer 夾具或者虛擬探測技術(shù),探測到理想點的波形。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • DDR3
    +關(guān)注

    關(guān)注

    2

    文章

    284

    瀏覽量

    43087
  • 內(nèi)存
    +關(guān)注

    關(guān)注

    8

    文章

    3117

    瀏覽量

    75158
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1440

    瀏覽量

    96645
  • DDR4
    +關(guān)注

    關(guān)注

    12

    文章

    332

    瀏覽量

    41685

原文標題:DDR4 測試

文章出處:【微信號:電子匯,微信公眾號:電子匯】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    信號完整性仿真:DDR3/4/5系列地址信號端接優(yōu)化對比

    導(dǎo)讀:DDR5協(xié)議發(fā)布已經(jīng)有一段時間了,其中的變化還是比較大的,地址信號采取了ODT的端接形式,本篇文章為大家仿真一下DDR5地址信號。同時,我也推薦大家關(guān)注我在仿真秀原創(chuàng)的精品課《
    發(fā)表于 12-01 10:24 ?2374次閱讀

    信號完整性測試基礎(chǔ)知識

    在當今快速發(fā)展的數(shù)字時代,高速傳輸已成為電子設(shè)備的基本要求。隨著數(shù)據(jù)傳輸速率的不斷提升,信號完整性(Signal Integrity,簡稱SI)問題變得越來越重要。信號
    的頭像 發(fā)表于 04-24 16:42 ?1257次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>測試</b>基礎(chǔ)知識

    怎么進行兼顧電源影響的DDR4信號完整性仿真

    如何進行兼顧電源影響的DDR4信號完整性仿真
    發(fā)表于 01-08 07:53

    何為信號完整性信號完整性包含哪些

    何為信號完整性信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量
    發(fā)表于 12-30 08:15

    信號完整性測試方法

    信號完整性測試手段很多,涉及的儀器也很多,因此熟悉各種測試手段的特點,以及根據(jù)測試對象的特性和要求
    發(fā)表于 04-21 11:14 ?1w次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的<b class='flag-5'>測試</b>方法

    DDR2-800和DDR3的PCB信號完整性設(shè)計

    本文章主要涉及到對 DDR2 和DDR3 在設(shè)計印制線路板(PCB)時,考慮信號完整性和電源完整性的設(shè)計事項,這些是具有相當大的挑戰(zhàn)
    發(fā)表于 07-12 17:31 ?0次下載
    <b class='flag-5'>DDR</b>2-800和<b class='flag-5'>DDR</b>3的PCB<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設(shè)計

    針對DDR2-800和DDR3的PCB信號完整性設(shè)計

    針對DDR2-800和DDR3的PCB信號完整性設(shè)計
    發(fā)表于 02-23 11:37 ?0次下載

    針對DDR2-800和DDR3的PCB信號完整性設(shè)計

    針對DDR2-800和DDR3的PCB信號完整性設(shè)計,要認證看
    發(fā)表于 12-16 21:23 ?0次下載

    DDR4設(shè)計規(guī)則及DDR4的PCB布線指南

    2014年,推出了第四代DDR內(nèi)存(DDR4),降低了功耗,提高了數(shù)據(jù)傳輸速度和更高的芯片密度。 DDR4內(nèi)存還具有改進的數(shù)據(jù)完整性,增加了對寫入數(shù)據(jù)的循環(huán)冗余檢查和片上奇偶校驗檢測。
    的頭像 發(fā)表于 07-26 14:34 ?5w次閱讀

    DDR4電路板設(shè)計與信號完整性驗證挑戰(zhàn)

    DDR4電路板設(shè)計與信號完整性驗證挑戰(zhàn)
    發(fā)表于 09-29 17:50 ?14次下載

    硬件的單元測試信號完整性測試

    功能單元測試測試中非常重要的一項是信號完整性測試,特別是對于高速信號,
    的頭像 發(fā)表于 02-13 15:10 ?6534次閱讀

    信號完整性測試概述

    功能單元測試測試中非常重要的一項是信號完整性測試,特別是對于高速信號
    的頭像 發(fā)表于 02-23 09:20 ?2564次閱讀

    基于PDN共振峰的最壞情況數(shù)據(jù)模式分析電源完整性對FPGA DDR4存儲器接口中的信號完整性的影響

    電子發(fā)燒友網(wǎng)站提供《基于PDN共振峰的最壞情況數(shù)據(jù)模式分析電源完整性對FPGA DDR4存儲器接口中的信號完整性的影響.pdf》資料免費下載
    發(fā)表于 09-13 09:56 ?0次下載
    基于PDN共振峰的最壞情況數(shù)據(jù)模式分析電源<b class='flag-5'>完整性</b>對FPGA <b class='flag-5'>DDR4</b>存儲器接口中的<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的影響

    信號完整性設(shè)計測試入門

    信號完整性設(shè)計,在PCB設(shè)計過程中備受重視。目前信號完整性測試方法較多,從大的方向有頻域測試、
    的頭像 發(fā)表于 09-21 15:43 ?2105次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設(shè)計<b class='flag-5'>測試</b>入門

    聽懂什么是信號完整性

    2024年12月20日14:00-16:00中星聯(lián)華科技將舉辦“高速信號完整性分析與測試”-“碼”上行動系列線上講堂線上講堂。本期會議我們將為大家介紹高速串行總線傳輸基本框架,什么是信號
    的頭像 發(fā)表于 12-15 23:33 ?654次閱讀
    聽懂什么是<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>
    主站蜘蛛池模板: 伊人久久精品AV一区二区 | 欧美一区二区视频97色伦 | 做暖暖视频在线看片免费 | 男人吃奶摸下弄进去好爽 | 岳扒开让我添 | 国产成人免费手机在线观看视频 | 亚洲国产在线综合018 | 国产永久免费观看视频软件 | 亚洲视频在线免费看 | 97亚洲狠狠色综合久久久久 | 国产主播AV福利精品一区 | 天美传媒果冻传媒入口视频 | 久久黄色网| 67194成网页发布在线观看 | 国产成人综合在线视频 | 啊灬啊别停灬用力啊在线观看视频 | 久久综合狠狠综合狠狠 | 欧美成人无码视频午夜福利 | 日本欧美高清一区二区视频 | 国产福利高清在线视频 | 精品久久综合1区2区3区激情 | 5G在线观看免费年龄确认18 | 欧美成人无码视频午夜福利 | 亚洲精品综合在线影院 | 中文字幕本庄优花喂奶 | 鸥美一级黄色片 | 最新精品国产 | 四虎影视国产精品亚洲精品hd | 诱受H嗯啊巨肉舍友1V1 | 国语自产精品一区在线视频观看 | 女性酥酥影院 | 久青草国产在视频在线观看 | 美女张开腿露出尿口扒开来摸动漫 | 亚洲色综合狠狠综合区 | 国产亚洲精品久久播放 | 成3d漫二区三区四区 | 久久精品麻豆国产天美传媒果冻 | 久久这里只有精品无码3D | 寂寞夜晚在线视频观看 | 91精品国产91热久久p | 国产毛片女人高潮叫声 |

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品