“芯片競爭，關(guān)鍵在良率。”看似簡單的一句話，當(dāng)我們深度推敲它，卻別有一番天地。有業(yè)內(nèi)行業(yè)分析指出，當(dāng)前影響3nm工藝量產(chǎn)的最大因素是良率只有50%左右，然而大家只在先進工藝節(jié)點上才關(guān)注芯片的良率問題嗎？非也，可以說芯片行業(yè)對良率的關(guān)注度覆蓋所有工藝節(jié)點，包括特色工藝，因為它是關(guān)聯(lián)企業(yè)成本最直接、最重要的因素。

良率提升，是芯片企業(yè)獲利能力的關(guān)鍵

我們以國內(nèi)芯片大廠為例，紫光展銳執(zhí)行副總裁周晨表示：“產(chǎn)品良率對紫光展銳的獲利能力和產(chǎn)品質(zhì)量管控至關(guān)重要，因此紫光展銳的研發(fā)部門和Foundry合作伙伴有非常緊密的合作，對先進工藝中缺陷模型、產(chǎn)品可測試性設(shè)計、良率改善和爬坡有相當(dāng)深厚的技術(shù)積累。此外，EDA 在幫助產(chǎn)品提升良率方面有非常大的價值。產(chǎn)品良率提升非常依賴完善的工作流程，從DFT、診斷、失效分析、大數(shù)據(jù)分析以及物理設(shè)計等環(huán)節(jié)都要依賴EDA工具來完成缺陷模型的建立、學(xué)習(xí)和改善的工作。”

換言之，當(dāng)前行業(yè)中改善良率主要從兩個方向切入：一個方向是芯片設(shè)計企業(yè)對先進工藝的理解，特別是和Foundry 廠的互動如何更好、更快地調(diào)整工藝參數(shù)，減小缺陷發(fā)生的概率和減低對產(chǎn)品良率的影響；另外一個方向是在設(shè)計中采取一些創(chuàng)新性的技術(shù)，使芯片的物理設(shè)計的可制造性得到大幅度提升，這需要設(shè)計、工藝和EDA三方的有效協(xié)作才能夠達成。

攜手西門子EDA， 為紫光展銳在DFM改善奠定良好技術(shù)基礎(chǔ)

EDA作為芯片產(chǎn)業(yè)的基石，在良率提升層面的重要性不言而喻。EDA工具對于良率的把控幾乎覆蓋芯片設(shè)計和制造的整個流程，除了芯片前端設(shè)計和靜態(tài)時序驗證等功能外，還涉及到后端驗證、可測試性設(shè)計、光學(xué)臨近修正等。西門子EDA提供的良率解決方案涵蓋硅前、硅中和后硅三個階段，可實現(xiàn)“端到端”的良率保障。

具體來講，在硅前和硅中階段，西門子EDA的Calibre物理驗證平臺涵蓋了Signoff級驗證的Design、Mask以及芯片制造過程中所有驗證步驟，在提升良率方面的表現(xiàn)得到了業(yè)界廣泛的認可。以Calibre SONR為例，這是一款基于特征向量的機器學(xué)習(xí)平臺，通過將Calibre機器學(xué)習(xí)模型與核心Calibre架構(gòu)集成，來實現(xiàn)全芯片的熱點預(yù)測和分析、模式減少，以及覆蓋率檢查等，可大大提高晶圓廠缺陷檢測和診斷的生產(chǎn)力和準(zhǔn)確性。其中，由于Calibre SONR工具自帶一個機器學(xué)習(xí)數(shù)據(jù)庫，可以以低內(nèi)存和運行時間要求高效地處理大型數(shù)據(jù)集，因此OPC（光學(xué)鄰近效應(yīng)檢測）受益最多，此前OPC需要海量的數(shù)據(jù)建模，并需要上萬顆CPU作為硬件基礎(chǔ)進行計算，而通過人工智能和機器學(xué)習(xí)，OPC的計算量實現(xiàn)大幅降低。

在后硅階段，我們看到全球前十大半導(dǎo)體廠商中至少有7家正在采用診斷驅(qū)動良率分析技術(shù)（DDYA）來提升良率，并大大縮短PFA循環(huán)時間。而西門子EDA的Tessent工具平臺可幫助客戶實現(xiàn)最佳的可測試性設(shè)計 (DFT)解決方案，通過Tessent Diagnosis提供的版圖感知和標(biāo)準(zhǔn)單元感知技術(shù)，以及Tessent YieldInsight提供的無監(jiān)督機器學(xué)習(xí)技術(shù)相結(jié)合，找到最可能的缺陷分布并移除低概率懷疑點，提升分辨率和準(zhǔn)確性，從而提高芯片良率并實現(xiàn)更優(yōu)的功耗、性能和面積（PPA）。值得一提的是，近期西門子EDA還推出了Tessent RTL Pro解決方案，進一步擴展了 Tessent 產(chǎn)品組合的設(shè)計編輯功能，讓客戶能夠在設(shè)計流程早期自動完成測試點、封裝器單元和X-bounding 邏輯的分析和插入，從而縮短設(shè)計周期，改進設(shè)計的可測試性，更好地實現(xiàn)芯片面市“左移”(Shift-left) 工作。

周晨透露：“紫光展銳研發(fā)團隊和西門子EDA在很多領(lǐng)域都有合作，在良率提升方面更是合作緊密。西門子EDA工具SONR的機器學(xué)習(xí)能力非常強大，在缺陷模型在物理版圖中的匹配起到至關(guān)重要的作用。”

周晨表示，紫光展銳在去年一顆量產(chǎn)芯片中使用了西門子EDA的SONR技術(shù)。得益于SONR強大和創(chuàng)新的機器學(xué)習(xí)能力，在版圖上執(zhí)行了幾百處的改動。根據(jù)回片測試結(jié)果顯示，良率確實有實質(zhì)性的改善，為紫光展銳以后的先進工藝DFM（可制造型設(shè)計）改善奠定了良好的技術(shù)基礎(chǔ)。而紫光展銳也和西門子EDA研發(fā)部門進行了有效的互動，對SONR的產(chǎn)品技術(shù)改進提出了自己的意見，并被采納，在DFM提高領(lǐng)域取得了開創(chuàng)性的成果。

對此，周晨表示：“紫光展銳和西門子EDA的協(xié)作完全是業(yè)界的強強聯(lián)合，通過取長補短，開創(chuàng)了互利共贏的合作模式。”

良率高、產(chǎn)品好，紫光展銳穩(wěn)健發(fā)展

在高良率和技術(shù)創(chuàng)新壁壘加持下，紫光展銳的成長迅猛，根據(jù)Counterpoint最新發(fā)布的2023年第二季度全球智能手機AP/SoC芯片出貨量的市場份額數(shù)據(jù)顯示，紫光展銳成為今年季度環(huán)比增長最快的芯片企業(yè)。

周晨從兩個維度對紫光展銳的成長進行了分析：“一方面，在5G和4G產(chǎn)品雙管齊下的策略下，紫光展銳堅持技術(shù)創(chuàng)新，在過去一段時間實現(xiàn)了很多技術(shù)成果轉(zhuǎn)化，在5G領(lǐng)域形成了梯隊化的產(chǎn)品矩陣，并在4G智能機平臺T612/T616/T619中突破了1.08億像素，構(gòu)成了產(chǎn)品的獨特亮點，這對市場用戶來說是極具吸引力的；另一方面，紫光展銳與西門子EDA等合作伙伴攜手，實現(xiàn)了面向多板塊的技術(shù)應(yīng)用性的提高，在5G NTN、5G新通話、5G RedCap等領(lǐng)域取得了持續(xù)性的突破，并推出了首款車規(guī)級5G智能座艙芯片平臺A7870和面向行業(yè)解決方案的P7885，以及首顆5G NTN衛(wèi)星通信通用SoC芯片V8821。”

周晨強調(diào)：“未來，我們將繼續(xù)與西門子EDA等合作伙伴共建生態(tài)，在消費電子、物聯(lián)網(wǎng)領(lǐng)域持續(xù)深耕的基礎(chǔ)上，進一步布局汽車電子、智能顯示等業(yè)務(wù)，描繪出紫光展銳強勁的第二增長曲線。”

寫在最后

芯片企業(yè)想要盈利，良率保障是關(guān)鍵，正如紫光展銳為何能成為國內(nèi)半導(dǎo)體行業(yè)的領(lǐng)頭羊，同樣也經(jīng)歷了良率提升的考驗，而在迎接挑戰(zhàn)、加速創(chuàng)新的路上，EDA工具功不可沒。與西門子EDA的強強聯(lián)合更是合作共贏的制勝關(guān)鍵。