下面Cortex-A72培訓(xùn)營VIP學(xué)員問：單核CPU PR做完后，怎么輸出數(shù)據(jù)到TOP去做多核的hierarchy集成?

答：單核CPU做好后，需要輸出SDC、DEF、LEF、GDS、Netlist、LIB等庫文件，然后做TOP的hierarchy設(shè)計(jì)。

比如抽取lib命令如下：

do_extract_model -view $VIEW ./$DESIGN.$VIEW.lib

其他命令請參考服務(wù)器腳本！

Cortex-A72培訓(xùn)營VIP學(xué)員問：我想讓invs出lib，但是release的時(shí)候。view全被remove了。不清楚怎么回事？

答：analysis_view是空的原因是-noTiming造成的，如下圖：

Cortex-A72培訓(xùn)營VIP學(xué)員問：partition時(shí)，pin在哪個(gè)步驟assign的？

答：partition時(shí)候加如下腳本即可editPin：

比如：

clockwise是pin的順序

Cortex-A72培訓(xùn)營VIP學(xué)員問：下面坐標(biāo)寫錯(cuò)了？

答：floorplan時(shí)的格式如下圖，左下右上，但是specifyBlackBox的-coreSpacing順序是左右上下！

Cortex-A72培訓(xùn)營VIP學(xué)員問：0.9 1.152是基于什么考慮來確定的數(shù)值啊？

答：1.152 是上下兩個(gè)site的高度，0.9應(yīng)該也是左右site的寬度倍數(shù) 或者met pitch倍數(shù)。

“12nm工藝，2.5GHz頻率，Cortex-A72處理器中后端實(shí)戰(zhàn)培訓(xùn)”

01 —Cortex-A72處理器—數(shù)字后端實(shí)戰(zhàn)

本項(xiàng)目是真實(shí)項(xiàng)目實(shí)戰(zhàn)培訓(xùn)，低功耗UPF設(shè)計(jì)，后端參數(shù)如下：

工藝：12nm

頻率：2.5GHz

資源：2000_0000instances

Flow：PartitionFlow

Partition步驟：

時(shí)鐘結(jié)構(gòu)分析：

復(fù)位結(jié)構(gòu)分析：

我們來對比下A72與A7的資源。A72Gate數(shù)目是A7的13倍！如果都采用28nm制程，A72的面積應(yīng)該是1180790um^2，實(shí)際A72采用12nm制程面積是486100um^2，1180790/486100=2.4，符合摩爾定律。

Cortex-A7單核：

Gates=240291Cells=118421

Cortex-A72單核：

Gates=3125649Cells=1207766

28nmCortex-A7單核：

Area=90830.1um^2

12nmCortex-A72單核：

Area=486100.9um^2

審核編輯：湯梓紅