一、什么是芯片封裝？

芯片封裝作為設計和制造電子產品開發過程中的關鍵技術之一日益受到半導體行業的關注和重視。封裝的作用主要有保護電路免受外界環境的影響、避免噪聲信號的污染，屏蔽外場的串擾，支撐封裝體內機械機構、電氣互連，緩解封裝體內部的機械應力，提供從封裝體內功率器件到外界環境的熱傳遞路徑，使芯片間的引線從封裝體牢固地引出而非直接裝配在基片上等功能。封裝技術的優劣直接關系到芯片自身性能的發揮以及與芯片連接的PCB(印制電路板)的設計和制備，因此封裝是至關重要的。

高密度封裝應半導體技術的發展，實現電子器件由二維(2D)平面堆集到沿Z方向的高密度集成，以緩解、延續或超越摩爾定律的發展。

二、摩爾定律及后摩爾時代

1965年，美國仙童半導體公司的Gordon Moore博士提出了著名的Moore定律：當價格不變時，集成電路上可容納的元器件數目，每隔18-24個月就會增加一倍。

這一定律準確預測了過去五十年半導體行業的發展。隨著電子信息產業的不斷升級，半導體集成電路正在向超大規模、超高速、高密度、大功率方向發展，當晶體管特征尺寸達到納米級后，進一步減小晶體管尺寸無疑是困難且昂貴的，這也意味著摩爾定律接近尾聲。

基于這種情況，業界提出了超越摩爾定律（More-Than-Moore，MTM），試圖從其它的一些途徑來延續摩爾定律的發展趨勢，并且從摩爾定律的“更多更快”，發展到MTM的“更好更全面”。如通過優化晶體管的設計，尋找硅的替代品和發展先進封裝技術等，使一塊集成電路芯片能夠同時具有多種功能，這不僅可以降低芯片的生產成本還能提高電路的等效集成度。其中先進封裝技術的應用無疑是后摩爾時代集成電路發展最有效的解決方法之一，特別是電子封裝維度從二維（2D）向三維（3D）發展，通過三維片上集成、硅通孔（TSV）芯片互連和三維封裝堆疊的形式，在晶體管特征尺寸不變的情況下，可以成倍的增加集成電路密度，從而更好的延續摩爾定律。

封裝的結構方式包括引線鍵合(wire bonding，WB)、載帶自動鍵合(Tape Automated Bonding)、倒裝芯片(flip chip,FC)、硅通孔技術(Through Silicon Via)等。

?

三、倒裝芯片(FC)底部填充的原因

電子封裝結構也由雙列直插式封裝（Dualin-line package, DIP）、小外型封裝（Small out-line package, SOP）、四側引腳扁平封裝（Quad flat package, QFP）等傳統封裝形式向倒裝芯片（Flip-chip, FC）、倒裝芯片-球柵陣列（FC-BGA）、扇入型晶圓級封裝（Fan-inwafer level package, FIWLP）、扇出型晶圓級封裝（Fan-out wafer level package, FOWLP）、嵌入式芯片封裝（Embedded chip package, ECP）等先進封裝形式發展。其中由FC與BGA技術融合而產生的FC-BGA封裝已成為廣泛采用的主流封裝技術之一。

但FC封裝中硅基芯片與高分子基封裝基板之間熱膨脹系數（Coefficient of Thermal Expansion, CTE）不匹配產生的熱應力易造成焊點在熱載荷作用下過早產生疲勞斷裂乃至失效。1987年日本日立（Hitachi）公司Nakano首次提出在環氧樹脂中加入SiO2并將其填充在芯片與基板之間來提高焊點的疲勞壽命，這種填充樹脂后來逐漸發展成為底部填充膠（Underfill），也稱為底部填充劑或底填膠等。

審核編輯：劉清