在過去的 20 年里，集成電路 （IC） 行業(yè)的發(fā)展是難以想象的，我們現(xiàn)在正在見證下一階段的變化。為了利用半導體工藝的進步帶來的機遇，需要不斷開發(fā)新的工具和方法，以便使用這些技術的設計工程師盡可能地提高生產力。機器學習（ML）也已經發(fā)展到現(xiàn)在似乎每個人都在使用的工具之一，但是ML對芯片設計意味著什么？是否ML確實是芯片設計的未來？

生產力挑戰(zhàn)

在數字設計的萌芽階段，工程師們采用了完全定制的電路布局方法，手動放置和連接每個晶體管，這是一項艱巨且耗時的任務。設計人員很快意識到，通過使用標準單元和原理圖網表來實現(xiàn)數字邏輯設計，可以加快設計任務。但是，創(chuàng)建原理圖網表也是手動的。桌面 Unix 工作站的出現(xiàn)使寄存器傳輸邏輯 （RTL） 綜合成為可能，允許工程師使用高級硬件描述語言（如 VHDL 和 Verilog）創(chuàng)建數字邏輯，這些語言可以快速綜合具有數千個邏輯門的網表。雖然這有助于克服設計問題，但它無意中創(chuàng)造了另一個問題——如何布局大量標準單元。反過來，通過開發(fā)自動化布局布線來克服這一點，這兩個系統(tǒng)的綜合效果是大大提高了數字設計流程的生產力，使設計人員能夠專注于優(yōu)化功耗、性能和面積 （power/performance /area PPA）。

然而，設計的挑戰(zhàn)與設計的規(guī)模成比例，標準單元已從數千個迅速增長到數百萬個。雖然IC的規(guī)模不斷擴大，但可用的IC設計工程師的數量卻跟不上，導致設計挑戰(zhàn)不斷加劇。隨著晶圓代工工藝尺寸的縮小，晶體管密度不可避免地增加。為了讓行業(yè)跟上這種不斷提高的復雜性，設計工程師必須提高工作效率。

機器學習是幫助實現(xiàn)這一目標的理想之選。

EDA 中的 ML

1959年，計算機游戲和人工智能的先驅亞瑟·塞繆爾（Arthur Samuel）將ML定義為“使計算機能夠在沒有明確編程的情況下學習的研究領域”。芯片設計過程的每個元素都很難實現(xiàn)自動化，因為它在很大程度上依賴于單個工程師的經驗。

傳統(tǒng)上，該行業(yè)通過將大型芯片設計項目分解為更小的任務來解決這些問題，這包括timing closure、placement constraints、floor-planning、了解EM以及DRC。需要許多芯片專家的投入，幾乎每家芯片設計公司，無論大小，都有在timing、APR或功耗方面具有專業(yè)知識的常駐“專家”。

ML之所以非常適合應用到設計自動化，是因為大部分設計過程都是手動的，需要對可預測的場景進行迭代評估。機器學習推理的強大之處在于可以對其進行訓練，以在比手動方法更短的時間內提供改進的結果。

ML 的概念在 1959 年只不過是一種理論，但計算機技術的巨大進步，導致多個強大的 GPU 并行運行，以及在云中執(zhí)行復雜計算的能力，使計算機科學家在 ML 領域取得了巨大進步。近年來，它已經成功地應用于設計流程的各個任務（例如自動布局布線），但只有將其應用于更高層次，才能充分發(fā)揮ML的全部功能。

設計流程優(yōu)化

雖然 ML 已經改進了設計流程的各個組件，但下一步是使用它來加速整個設計流程，目前這始終需要設計的手動交互。

使用AI獲取這些專業(yè)知識對生產力可以產生更大的影響。

在當前的手動和迭代流程開發(fā)過程中，設計人員創(chuàng)建最初的RTL，綜合設計，生成結果。然后，經驗豐富的工程師根據輸出結果調整流程，然后重新綜合設計以生成新結果。此迭代過程一直持續(xù)到達到所需的 PPA 達到可以接受可用結果為止。

這需要大量的工程工作，并且對計算資源的使用效率低下。

在團隊中增加更多的工程師并不一定能轉化為 PPA 的改進。

現(xiàn)在，有一種革命性的、機器學習驅動的芯片設計流程優(yōu)化方法。這種新方法允許工程師指定 PPA 目標，然后以全自動方式優(yōu)化數字 RTL 到 GDS 流程的各個方面，以比手動流程更快地實現(xiàn)這些目標。

今天的工程師可以在現(xiàn)有的 ML 架構上開發(fā)RTL，并利用現(xiàn)在可用的海量計算能力。ML僅使用實時設計數據樣本，使其能夠“即時”做出優(yōu)化決策。這意味著它可以立即停止無法收斂于更好的 PPA 結果的RTL開發(fā)，從而將計算資源重新分配給其他更需要的任務。這種方法比手動流程調整更有效，因為在手動流程調整中，僅在每次綜合結束時查看結果。

在流程優(yōu)化過程中，學習引擎會分析大量設計數據。隨著強化學習過程的進行，將創(chuàng)建一個機器學習模型，捕獲設計數據分析。然后，通過在項目之間重用數據，可以將其用作未來設計流程優(yōu)化的起點，從而節(jié)省大量計算資源并更快地交付改進的 PPA。

結論

半導體行業(yè)的持續(xù)增長將要求芯片設計工程師提高工作效率。利用現(xiàn)在可用的支持云的并行和分布式計算資源，ML工具將進一步改善PPA，使工程團隊能夠達到應對更大和日益復雜的芯片設計所帶來的挑戰(zhàn)所需的生產力水平。過去，EDA工具提高了工程師的工作效率。從現(xiàn)在開始，ML將提高EDA工具的生產力，從而提高使用它們的工程師的生產力。

審核編輯：黃飛