4月2日，RED Semiconductor（以下簡稱 "RED"）宣布推出算法微處理器 ISA（指令集架構(gòu)）和硬件設(shè)計(jì) VISC，將 RISC-V 的功能擴(kuò)展到邊緣人工智能、自動(dòng)駕駛和密碼學(xué)領(lǐng)域。

VISC 是一個(gè)加速的 RISC-V 微處理器內(nèi)核，可優(yōu)化復(fù)雜的數(shù)學(xué)算法，以便在其重新配置硬件引擎中并行執(zhí)行。與標(biāo)準(zhǔn) RISC-V 相比，VISC 所帶來的性能提升是無處不在的人工智能時(shí)代以及相關(guān)數(shù)據(jù)呈指數(shù)級增長所需要的。

VISC ISA 使開發(fā)人員能夠用標(biāo)準(zhǔn) RISC-V 指令集、RISC-V 向量擴(kuò)展或 x86 和 Arm 等其他 ISA 所需的代碼量的一小部分來描述復(fù)雜的算法。VISC 硬件對整個(gè)算法進(jìn)行解壓縮，并對各元素的執(zhí)行進(jìn)行排序，以優(yōu)化并行執(zhí)行。VISC ISA 和硬件結(jié)合在一起，在每單位功耗的算法性能方面可提供超過 100 倍的執(zhí)行效益，其單發(fā)多執(zhí)行（SiMex）架構(gòu)優(yōu)化了硅面積的性能。

RED Semiconductor首席執(zhí)行官 James Lewis 說："RISC-V 有潛力成為無處不在的邊緣人工智能的首選架構(gòu)，就像 Arm 成為智能手機(jī)架構(gòu)一樣。為此，它需要一種差異化的強(qiáng)大硬件方法，能夠更高效地執(zhí)行人工智能計(jì)算。RED憑借 VISC 走在前沿，這是一種基于 RISC-V 的方法，可從根本上簡化算法處理，從而提供速度更快、體積更小、功耗更低的邊緣人工智能解決方案。VISC 具有專用硬件加速器的性能優(yōu)勢和通用微處理器的多功能性。對于 SoC 開發(fā)人員來說，它可以通過統(tǒng)一的指令集和硬件內(nèi)核實(shí)現(xiàn)多種異構(gòu)計(jì)算功能。

Jon Peddie Research 總裁 Jon Peddie 說："RED Semiconductor可能會(huì)在 RISC-V 剛剛起飛的拐點(diǎn)上一舉成名，從而有機(jī)會(huì)成為 RISC-V 社區(qū)的關(guān)鍵性能加速器。VISC 有可能重塑邊緣 AI 等細(xì)分市場的異質(zhì) SoC 設(shè)計(jì)，就像 GPU 在智能手機(jī)市場所做的那樣，成為價(jià)值的重要驅(qū)動(dòng)力。"

VISC 內(nèi)部

VISC執(zhí)行架構(gòu)是作為一個(gè)功能齊全的獨(dú)立RISC-V兼容內(nèi)核創(chuàng)建的，非常適合在ASIC和FPGA中使用。它具有出色的內(nèi)存效率，在計(jì)算過程中消除了內(nèi)存訪問，從而提高了安全性。它具有運(yùn)行通用計(jì)算功能、操作系統(tǒng)、數(shù)學(xué)加速、信號(hào)處理和圖形功能的多功能性，這意味著它可用作協(xié)處理器或異構(gòu)計(jì)算 SoC 中的所有功能。

RED 的 RISC-V算法處理方法采用了預(yù)編碼系統(tǒng)，使 RISC-V 標(biāo)量指令得以并行化。VISC 的寄存器、解碼器和執(zhí)行引擎都經(jīng)過優(yōu)化，可高效并行計(jì)算復(fù)雜的重復(fù)函數(shù)，如 FFT（快速傅立葉變換）、DCT（離散余弦變換）、矩陣乘法和大整數(shù)數(shù)學(xué)。成倍提高這些函數(shù)的效率是實(shí)現(xiàn)無處不在的安全人工智能計(jì)算的關(guān)鍵。支持 VISC 的 RISC-V 處理器可快速處理大量數(shù)據(jù)，從而支持人工智能推理、高性能計(jì)算、實(shí)時(shí)分析和視頻流等數(shù)據(jù)量大的應(yīng)用。

VISC 可實(shí)現(xiàn) 100 倍的代碼密集化、執(zhí)行性能提升和功耗降低。此外，VISC 還具有出色的代碼密度--例如，矩陣乘法只需三條指令，而當(dāng)今主流 ISA 需要 100 多條指令。VISC 可從一個(gè)內(nèi)核擴(kuò)展到超過 1000 個(gè)內(nèi)核，支持從邊緣到 HPC（高性能計(jì)算）的超大規(guī)模應(yīng)用。雖然 VISC 目前是針對 RISC-V 實(shí)現(xiàn)的，但從根本上講，它與 ISA 無關(guān)，RED Semiconductor 今后可能將其應(yīng)用于其他指令集架構(gòu)。

VISC 架構(gòu)在執(zhí)行性能方面實(shí)現(xiàn)了質(zhì)的飛躍。它包含一個(gè)解壓縮引擎，可同時(shí)對代碼進(jìn)行解碼，并加速向執(zhí)行單元的發(fā)送，從而實(shí)現(xiàn)了從單發(fā)流水線到多發(fā)流水線的多重執(zhí)行。然后，執(zhí)行優(yōu)化引擎確定性地排序和執(zhí)行多達(dá) 16 條并行指令。所有指令類型都可訪問 VISC 的多功能深度寄存器集，從而可以在寄存器中執(zhí)行復(fù)雜的例程，消除高速緩存缺失。在執(zhí)行例程之前，所有處理都保留在內(nèi)核中，從而減少了黑客攻擊的可能性。

Lewis 繼續(xù)說："根據(jù) SHD 集團(tuán)的市場預(yù)測，到 2030 年，將有 160 億個(gè) SoC 使用 RISC-V 內(nèi)核。我們相信這是完全可以實(shí)現(xiàn)的，但需要在性能、安全性和設(shè)計(jì)方法上實(shí)現(xiàn)差異化。我們已經(jīng)在與 RISC-V、密碼學(xué)和工具公司建立合作關(guān)系，以提供一個(gè)引人注目的解決方案，將 RISC-V 處理器設(shè)計(jì)轉(zhuǎn)變?yōu)槿斯ぶ悄艿膭?dòng)力源。"

VISC 可為算法處理需求日益增長的廣泛市場提供處理器，這些市場包括：航空航天、AI/ML、AR/VR、自動(dòng)駕駛、關(guān)鍵基礎(chǔ)設(shè)施、金融科技、健康科技、高性能計(jì)算和工業(yè) 4.0。

RED Semiconductor是ChipStart UK的首批成員之一，ChipStart UK是政府支持的孵化器，通過國家半導(dǎo)體戰(zhàn)略啟動(dòng)，由Silicon Catalyst UK運(yùn)營。