就數字設計實現而言，RTL-to-GDSII流程中的每一步都涉及海量計算。在SoC級別，開發者需要評估數百個分區的各種版圖規劃選項，從而更大限度減少互連中的延遲并提高效率。確定了版圖規劃后，需要在每個分區中繼續執行其余步驟，直到完成整個芯片的實現與簽核環節。每個步驟的算力需求本身就很高，再乘以分區的數量，不禁讓人懷疑：傳統上用于數字設計的CPU是否已難堪重任？GPU能否替代CPU滿足這樣的算力需求？

目前，GPU以其在人工智能（AI）/機器學習（ML）、游戲以及高性能計算等領域處理極具挑戰性的工作負載的強大能力而備受推崇。隨著芯片設計趨向更大尺寸與更高復雜性，將GPU的應用范圍延伸到數字芯片設計實現領域，或許正當其時。

EDA工作負載面臨的CPU算力瓶頸

CPU一直被譽為計算機的“大腦”。現代CPU集成了數十億個晶體管和多個處理內核，適合執行各種任務，并且處理速度極快。另一方面，GPU最初是為了特定用途而設計的，但隨著時間推移，GPU也逐漸演變為能夠廣泛用于并行處理任務的通用處理器了。

傳統上，電子設計自動化（EDA）的工作負載主要在基于x86架構的CPU上運行。然而，Multi-Die等復雜架構的普及，使得CPU的算力逐漸接近極限。考慮到芯片開發團隊經常面臨產品上市時間的壓力，任何能加速芯片設計流程的工具和技術都將極具價值。在驗證和分析階段，由于GPU的卓越計算性能，新思科技的PrimeSim和VCS仿真流程已經實現了顯著的速度提升。盡管GPU并不適用于數字設計流程中的所有環節，但它在某些特定任務中無疑能夠提供速度上的優勢。

在數據中心，每個機箱平均部署64至128個先進高性能x86 CPU內核，部分機箱甚至有多達200個內核。某些任務需求對內核數量要求更高，因此需要多個機箱協同進行分布式處理。但如果網速不匹配，這種分布式處理就會帶來額外的通信成本。RTL-to-GDSII流程和優化技術中包含許多相互依賴的關系。要成功并行執行流程中的每個作業，進行分布式處理的各個CPU機箱之間必須能夠非常快速地完成數據共享，不能有任何延遲。然而在實際情況中，網絡延遲對處理周期時間有著顯著影響，進而導致整個RTL-to-GDSII流程的分布式并行難以達到理想效果。

另一方面，GPU內核可以輕松地進行擴展。由于每個GPU內核承擔的操作較少而且體積極小，一個插槽內可以集成數萬個內核，這樣便可在占用空間可控的情況下，提供強大的處理能力。那些能從大規模并行處理中受益的任務非常適合交由GPU處理。然而，這些任務通常需要是單向的，因為任何需要決策和迭代的任務都會減慢處理速度，“或者/并且”需要返回CPU進行復雜的“if then else”條件判斷邏輯。這就意味著，在RTL-to-GDSII數字實現流程中，并非所有任務都適合用GPU來執行。

通過GPU加速來加快布局過程

在數字設計流程中，自動布局是一項已經在GPU上得到充分應用并顯示出巨大潛力的任務。新思科技的Fusion Compiler采用了GPU加速布局技術，在商業環境下的原型測試中，相較于傳統CPU，已經證明了其在縮短周轉時間方面的顯著優勢：

38秒即可完成一個3nm GPU流式多處理器設計的布局，其中包含140萬個可布局標準單元和20個可布局硬宏，相比之下，CPU驅動的布局需要13分鐘才能完成

82秒即可完成一個12nm汽車CPU設計的布局，其中包含290萬個可布局標準單元和200個可布局硬宏，相比之下，CPU驅動的布局需要19分鐘才能完成

結合新思科技AI驅動的設計空間優化解決方案DSO.ai，我們預計在保持相同完成時間線的前提下，將AI驅動型搜索空間擴大15至20倍。這一進步有望幫助開發團隊在功耗、性能和面積（PPA）方面實現更卓越的設計成果。

在數字設計的多個實施步驟中，版圖規劃和布局對最終設計的功耗、性能和面積（PPA）有著重大影響，因此這兩個步驟是最需要進行廣泛探索的環節。即便GPU計算資源通常與高性能CPU計算集群分離，我們也能預見，在基于GPU的布局技術支持下，開發者能夠高效完成工作。然而，在RTL-to-GDSII的整個實施流程中，如果其他環節存在即時或交替的GPU加速需求，設計數據在CPU與GPU集群之間的傳輸所引入的延遲，會對吞吐量產生影響。

新型數據中心SoC正在設計中引入CPU與GPU資源間的統一內存，以處理TB級的工作負載。得益于這類新興架構，利用GPU加速時不再需要移動設計數據，我們也能進一步思考GPU加速還可以應用在數字設計流程的哪些其他方面。特別是當開發者能夠將GPU與AI驅動的實施工具結合使用時，那必將實現更快的探索、更廣的范圍以及更優的結果。此外，新思科技的AI驅動型全棧式EDA解決方案Synopsys.ai，能夠助力開發者實現更佳的性能、功耗與面積（PPA）結果、更快達成目標、并顯著提升開發效率、實現更高的工程生產力，我們可以預見GPU加速技術的加入將進一步革新芯片設計領域。

總結

在芯片設計流程的仿真階段，GPU的運用已司空見慣，數字設計流程的其他部分也將逐漸展現出利用GPU加速的潛力。面對大型芯片或Multi-Die這類復雜架構，CPU在運行RTL-to-GDSII流程時的算力已接近飽和，難以滿足所期望的處理速度。而GPU以其卓越的可擴展性和處理能力，有望實現更快的設計周期和更佳的芯片性能。在使用GPU加速的布局工具進行的原型設計測試中，布局速度已實現高達20倍的提升。隨著AI技術逐步融入EDA流程中，GPU的加入將顯著提升功耗、面積和性能（PPA）指標，同時縮短產品上市時間。