匹 配 試 驗 項 目

晶體振蕩器俗稱晶振，是晶振電路的核心元器件。晶振電路用于產生時間頻率基準，為微控制器系統(Microcontroller Unit，MCU)提供精準的時基。在實際應用中，如果晶振電路負載參數匹配不當，一方面，可能會造成晶振電路工作頻率出現偏差，進而造成計時不準，通信不能同步；另一方面，在睡眠喚醒時，電路擾動較小，可能會導致晶振電路起振困難。無論哪種情況，均會影響微控制器系統的性能甚至造成其無法工作。為此，華昕電子專門提供合理的匹配晶振電路負載參數的技術支持。

頻率偏差

負載電容的計算與測試匹配

1.理論計算方法
負載電容CL的大小取決于外部電容CL1、CL2和等效雜散電容CS，計算公式如下：

CL=(C1*C2)/(C1+C2)+Cs

華昕的datasheet中會給出晶振的負載電容CL的標稱值。等效雜散電容CS與芯片引腳、焊盤、封裝引腳和印刷電路板走線等均有關系，無法得到具體理論數值，按照經驗，通常估算為3～5 pF。一般兩個外部電容CL1和CL2選定為相同電容值。文中選定的晶振負載電容CL為8 pF，代入公式(1)可計算得到CL1=CL2=6～10 pF。

經過理論計算得到的外部電容CL1和CL2的范圍值可以作為后續測試匹配的參考，然后通過實際測試匹配實驗確定最優外部電容容值。

2.測試匹配方法

晶振的具體測試匹配方法是根據理論計算所得電容值范圍附近選取典型電容值的電容，然后分別測試并記錄不同外部電容值下的振蕩頻率、振蕩頻偏等參數，通過對比各參數選取最優外部電容值。

最優外部電容值評價準則：實測振蕩頻率越接近標稱振蕩頻率，振蕩頻偏越小，則電容值越優，實際測試匹配過程需要權衡選擇電容值。

3.測試匹配過程晶振電路測試匹配的環境設置如圖所示。

此處測試的目的僅僅是為了進行不同負載參數下晶振特性的比對，驗證理論推算的正確性，因此我們選用示波器作為基本測量設備，如果需要獲取精度更高的頻率數據，需要選用專業的顯頻儀等設備進行測量。

本次示例選取6.8、8、10和100 pF 4種容值電容作為外部CL1和CL2的備選電容，限流電阻固定為1.5 kΩ，選擇100 pF電容是為了更明顯地驗證當外部電容值和理論計算值差別較大時的晶振輸出波形的表現狀況。通過更換不同容值的外部電容，并利用示波器采集晶振電路輸出波形(CL1和CL2需同時更換，保證CL1和CL2的容值始終一致)。對比輸出波形的穩定性、頻率偏差和幅值大小來判斷最佳容值。

4.測試結果及分析

圖中給出了當外部電容為6.8、8、10及100 pF時，晶振電路的輸出波形。從圖中可以看出，在前3種外部電容配置下，晶振電路的輸出波形均較為平滑，未出現突變區域，波形重復度較高。當外部電容提升至100 pF時，可以看出，晶振電路輸出波形呈現出明顯不平滑現象，波形不規律區域較多。

當外部電容為6.8、8和10 pF時，晶振電路輸出波形的平均頻偏對比。可以看出，當外部電容為8和10 pF時，平均頻偏較低，且二者之間差別不大，當外部電容為6.8 pF時，平均頻偏明顯升高。說明8和10 pF是較為合適的容值。