色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Efinity入門使用-v3

XL FPGA技術交流 ? 2024-11-06 15:56 ? 次閱讀

1、 軟件預設置
2、新建工程
3、添加源文件
4、添加管腳約束
5、添加GPIO
6、PLL設置
7、添加debug
8、下載
9、仿真


一、軟件預設置。

選項
說明
Usereditor
一般軟件自帶的編輯器功能有限,而外部編輯器功能要強大很多。所以建議大家使用外部編輯器。在User editor中輸入編輯器的路徑。
Use user editor as default editor for all files。如果希望每次點擊文件時是通過外部編輯器打開的,可以勾選Use user editor as default editor for all files。反之,如果希望使用自帶編輯器打開則不用勾選。
Top level project path
指定新建工程目錄。
Enable flow data integrity check

Open last project on startup
如果勾選此選擇,會打開上次關閉的工程
openfile usingdefault system application

Use lastwindow layoutsetting
使用上次軟件關閉時的窗口布局。
Auto-correct Tcl command
在tcl命令窗口中輸入命令時可以自動修改存在的錯誤。
Auto-loadPlace andRoute data
打開軟件是自動加載布局布線的數據。建議關閉。
Migrate interfacedesign withdevicechange
修改器件時,interface desiger中的配置也要修改。
EnableIP upgrades prompt on project load
用新版本打開老的軟件建的工程時,打開該選項會提示IP需要更新,如果不想更新IP可以關閉這個選項。



點擊preference,把Auto-load Place and route data前面的對勾去掉。其目的是為了防止軟件打開工程時加載時間太長。
如果需要加載數據可以點擊Load Place and Route Data





二、新建工程

Step1:點擊設置

Step2:在Top level project path中輸入路徑

Step3:點擊File -> Open Project,路徑會指向step2中設置的路徑

注意:易靈思的工程名為.xml,而不是.peri.xml,.peri.xml用于存放interface designer中的參數設置。

Stp1:File -->Create Project
Stp2:在Project Editor中選擇路徑并輸入工程名
Stp3:選擇器件(家族)及速率等級

輸入top module/Entity
注意:如果沒有輸入top module名,軟件會自己選擇top module,編輯結果不正確。

把retiming和seq_opt設置為0


點擊ok,新建工程完成。

三、添加源文件

方法1:選擇Design右擊,點擊Create
方法2:自己建立文件,添加文件到工程:
Stp1:選擇Design右擊,點擊Add
方法1:選擇Design右擊,點擊Add
方法2:Project Editoràadd file Efinity還可以添加整個文件夾的文件,如圖選copy to project


四、管腳約束

這里我們以一個LED點燈為例,代碼如下:


Efinty是通過interface designer工具來設置IO等和外設相關的接口電氣屬性的。Interface designer操作界面的打開通過下面的Open Interface Desinger來實現。


Core 與interface的關系

Eifinty采用的把邏輯資源和硬核資源分開的架構,代碼部分只針對邏輯資源,也就是我們這里提到的Core,而IO及其他硬核部分的配置在interface Designer工具中。下圖是interface與Core的關系,它們之間通過被稱作Siganl Interface的連線資源實現互聯。

因為習慣問題,使用者在最初一定會存在一些問題,但是習慣之后它也是有不少優勢存在的。比如說,在前期的硬件設計中,只需要在Interface Designer中添加已添加的IO及其他需要的硬件接口,并通過一鍵檢測就可以很清楚的知道與外設的連接是否合理,不需要考慮內部因為沒有完整的程序而可能被優化的風險。另外有些interface的選項在修改之后可以不需要先編譯而直接生成數據流。

interface與core的關系

interface界面

Bank電壓的設置

告訴軟件FPGA目前的bank電壓,硬件電路的bank電壓要和interface中的一致,如果電壓設置不一致可能存在長時間運行致使芯片失效。設置位置在Device Setting -->I/O Banks


添加GPIO

Step1:右鍵選擇GPIO

Step2:根據選擇的是單線還是多線來選擇Create Block還是Create Bus

Step3:編輯IO屬性,IO屬性如下:


選項

選擇

說明

Mode

Input,
output,
inout,
clkout

Input:把FPGA管腳設置為輸入;

Output:把FPGA管腳設置為輸出;

Inout:把FPGA管腳設置為雙向管腳;

Clkout:把FPGA管腳設置為時鐘輸出

Connection Type

Normal,gclk,pll_clkin,VREF

gclk走全局時鐘網線,可以驅動PLL也可以直接驅動內部邏輯

用于普通的GPIO;

PLL_CLKIN表示這個IO是用于驅動PLL的;

用于存儲器的參考管腳

Register Option

None,register

是否添加IO寄存器推薦添加。

I/O Standard

3.3v,1.8v,1.2V,1.5v

設置IO的電平

Double Data I/O Option

None,normal,resync

是否設置IO為雙延采樣

Clock


當打開IO寄存器時需要添加指定寄存器的時鐘

Drive Strength

1,2,3,4

設置輸出IO的驅動能力

Enable Slew Rate

Yes,no

是否命名能slew rate






右鍵添加GPIO

針對上面的工程我們的參數設置如下:
(1)Mode 設置為input
(2) I/O Standard根據所在的Bank來選擇電壓
Instacne Name: clk
Connection Type : pll_clkin
以arst_n為例 :
Mode : input
I/O standard :根據所在bank及bank電壓設置
Connection Type: normal
Register Option: none

以4位輸出的led為例:
(1)Name :o_led
(3)位寬從3到0
Mode: output

PLL設置
PLL是FPGA內部常用的配置項。Ti60F225有4個PLL,如下圖所示,分別為PLL_BL,PLL_TL,PLL_TR和PLL_BR。
Instance Name
用戶定義

PLLResourec


Output ClockInversion
on,off
翻轉時鐘輸出
ConnectionType

gclk,

rclk

時鐘類型
Clock Source

External,

Dynamic,Core

External指時鐘通過IO驅動;Dynamic:支持多路時鐘選擇;Core:時鐘通參考通過core供給

Automated clock

Calculation


打開時鐘計算和設置窗口

針對上面的工程,我們的參數設置如下:
右擊PLL ->add Block
Instance Name:根據需要輸入
PLL Resource:PL_TR0
Clock Source: external,core,dynamic
External Clock :External Clock


IO分配
點擊Show/Hide GPIO Resource Assigner,在Package Pin或者Resoure位置輸入管腳。


檢測Interface設計是否存在問題。


保存設置,點擊Check Design,檢查interface是否存在問題。

再點Generate Efinity Constraint Files,我們就可以在Result --> interface下面看到生成一些文件。通過xxx_template.v復制例化接口


六 添加約束

添加約束的目的是為了告訴FPGA你的設計指標及運行情況。在上面的生成約束之后,在Result àxx.sdc中提供約束參考(請注意該文件不能直接添加到工程中,需要熱復制到別的指定目錄),對于gclk時鐘需要手動添加約束的時鐘周期,對于PLL生成的時鐘已經約束完整。

編譯完成之后可以查看時序報告,也可以通過routing àxx.timing.rpt來查看路徑詳細延時信息如果想查看更可以通過指令來打印或者通過print_critical_path來控制打印的路徑數量 。


編譯

點擊dashboard中Toggle Automated Flow來設置是單步還是全程編譯(暗色是單步),下面是綜合,布局,布線,生成數據流,stop的相應按鍵。軟件左下角會的編譯進行提示編譯進程。



七 添加debug

7.1通過向導添加debug

點擊Open Debugger Wizard

(1)設置Buffer Depth

(2)Input Pipeline Stage

(3)Capture control

(4)JTAG USER TAP

(5)修改時鐘域

(6)Probe Type


7.2手動debug

手動debug的方式就是自己一個個添加debug的信號 ,當然這種方式也可以添加 VIO,VIO可以通過JTAG產生一些控制信號。手動添加debug的方式如下。

step1:點擊OpenDebugger打開Efinity Debugger頁面,在Perpectives下面選擇Profile Editor.

Step2:根據需要選擇添加VIO或者LA.

Step3: 以添加LA為例,點擊右側的add_probe來添加需要的信號,然后在Name中修改信號名字,Width中指定信號位寬及Probe Trigger or Data中設置信號的觸發屬性。如果要刪除信號就點擊右側的帶“X"的remove Probe.

另外可以指定Data Depth,也就是數據采樣深度,Input Pipeline Stage對可以數據打拍,用于優化時序。

step4 添加VIO。根據需要選擇vio界面的add source和add probe 來添加自己需要的信號。如果要刪除信號則選擇remove source/probe.

step5:點擊Generate,會在工程目錄下就會生成一個debug_top.v,把該文件添加到工程并例化。效果如下。

step6.添加JTAG。打開interface Designer,右擊選擇JTAG User Tap,添加JTAG Block,并指定JTAG resource,如下圖中選擇JTAG user1.然后生成約束例化信號。


注意通過向導添加Debugger和通過手動添加debuger這兩種方式不能共存。另外要注意在interface Designer中添加了User Tap之后,在添加向導時要選擇不同的User Tap號,否則會提示接口有占用。如下圖指示“ERROR: jtage resource = JTAG USER1 has been occupied"。


7.3 在線調試

該步驟需要在配置FPGA之后再能操作。

觸發條件的設置

捕獲設置:

?觸發位置

?分段數量

?窗口嘗試


7.4 關閉debug
如果調試完成,想要關閉debug可以通過Project Editor --> Debugger下面的Debugger Auto Instantiation選項,去掉勾選并點擊OK.

如果關閉成功會”Debugger was disabled. Please rerun the flow start from placement"的指示框。如果沒有出現則沒關關閉成功,需要重啟Efinity軟件再次關閉一次。



八配置FPGA
配置方式.易靈思的FPGA支持以下幾種配置方式。


主動模式(SPI Active)— AS模式通過SPI專用插座在線燒寫FLASH,FLASH離線燒寫好了再焊接,FPGA自己主動通過從非易失性的SPI FLASH讀取bit流進行加載,支持X1 X2 X4,x8(不同的FPGA支持的位寬有區別)
被動模式(SPI Passive)— PS模式
上位機或者MCU通過SPI接口向FPGA發送bit流文件,對FPGA進行加載
?支持X1 X2 X8 X16 X32
JTAG模式上位機通過JTAG口將bit流文件發送到FPGA,對FPGA進行加載
SPI Active using JTAG bridge — Bridge模式通過FPGA的JTAG口燒寫和FPGA連接的SPI FLASH


另外需要注意JTAG配置使用bit文件,Flash配置使用hex文件,配置過程中需要注意讀取正常的ID,燒寫flash可以勾去VerIfy After Programming節省時間

九 仿真


易靈思為所有IP提供了仿真模型

以FIFO為例,在工具欄中選擇IP Catalog

Open IP Callog ->Memory ->FIFO->以默認參數生成IP
找到IP生成路徑下的Testbench文件夾。把modelsim路徑轉向該文件夾(注意路徑方向“/”)
運行do sim.do

另外 關于interfce Designer接口的仿真模型在路徑C:\Efinity\2023.1\pt\sim_models\Verilog下。




原文標題:Efinity入門使用-v3

文章出處:【微信公眾號:易靈思FPGA技術交流】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21729

    瀏覽量

    603019
收藏 人收藏

    評論

    相關推薦

    榮耀Magic V3折疊屏手機實力如何

    前不久,在榮耀Magic旗艦新品中國發布會上,榮耀新一代折疊屏Magic V3閃耀登場。新機搭載第三代驍龍8移動平臺,通過全新榮耀魯班架構實現輕薄設計,并在續航、屏幕、影像方面帶來眾多創新,為用戶
    的頭像 發表于 11-08 10:59 ?550次閱讀

    Efinity入門使用-v2

    。 原文標題:Efinity入門使用-v2
    的頭像 發表于 11-06 15:56 ?209次閱讀

    Efinity入門使用-v4

    Efinity入門使用-v4 文章出處:【微信公眾號:易靈思FPGA技術交流】歡迎添加關注!文章轉載請注明出處。
    的頭像 發表于 11-06 15:56 ?263次閱讀

    Efinity RISC-V IDE入門使用-4

    原文標題:Efinity RISC-V IDE入門使用-4
    的頭像 發表于 11-01 11:06 ?315次閱讀

    Efinity軟件安裝-v5

    python3.8,也不需要下載。 ? ? ? ? ?step2:安裝efinity。該步驟比較簡單,一路選擇Next,或者勾選同意。stpe3:安裝補丁。如果所選擇的版本有補丁則安裝補丁,如果沒有則不
    的頭像 發表于 11-01 11:06 ?242次閱讀

    淺析SDIO協議V2和V3版本的區別

    SDIO(Secure Digital Input/Output)協議V2和V3在多個方面存在顯著的區別,這些區別主要體現在功能支持、硬件要求、安全性以及支持的協議等方面。以下是對這些區別的詳細分析
    發表于 09-18 08:32

    InterfaceDesinger 使用案例-v3

    ? 1、?DDIO用法 2、 時鐘輸出 3Efinity處理三態端口問題 4、 PLL的添加? 5、HSIO的解串器用法 ? 1、DDIO用法 對于輸入輸出IO很多時候會用到DDIO的用法。對于
    的頭像 發表于 07-17 16:24 ?1075次閱讀
    InterfaceDesinger 使用案例-<b class='flag-5'>v3</b>

    京東方創新柔性OLED折疊屏解決方案助力榮耀Magic V3及Vs3系列發布

    7月12日,榮耀Magic旗艦新品發布會盛大舉辦,新一代輕薄折疊旗艦產品Magic V3及Vs3系列驚艷亮相。BOE(京東方)以f-OLED高端柔性折疊屏解決方案助力榮耀Magic V3及Magic Vs
    的頭像 發表于 07-12 18:09 ?1402次閱讀

    維信諾供貨榮耀Magic V3折疊屏手機

    強大依舊,輕薄進階。7月12日,榮耀舉行Magic 旗艦新品發布會。維信諾供貨榮耀Magic V3手機,助力全新旗艦折疊機更輕薄、更強大。
    的頭像 發表于 07-12 18:07 ?1403次閱讀

    Efinity RISC-V IDE入門使用-3

    自從新版本的Efinity RISC-V IDE發布之后,這直沒有時間操作一下,它為RISC-V ' C '和' c++ '軟件開發提供了一個完整、無縫的環境;今天終于安裝了,但安裝自不必多說,一路
    的頭像 發表于 07-09 08:46 ?1155次閱讀
    <b class='flag-5'>Efinity</b> RISC-<b class='flag-5'>V</b> IDE<b class='flag-5'>入門</b>使用-<b class='flag-5'>3</b>

    TSER953 4.16Gbps V3鏈接串行器數據表

    電子發燒友網站提供《TSER953 4.16Gbps V3鏈接串行器數據表.pdf》資料免費下載
    發表于 07-02 09:25 ?9次下載
    TSER953 4.16Gbps <b class='flag-5'>V3</b>鏈接串行器數據表

    Arm新Arm Neoverse計算子系統(CSS):Arm Neoverse CSS V3和Arm Neoverse CSS N3

    Neoverse計算子系統(CSS)包括Arm Neoverse CSS V3和Arm Neoverse CSS N3。 Arm推出Neoverse CSS N3V3 Arm Ne
    的頭像 發表于 04-24 17:53 ?1052次閱讀
    Arm新Arm Neoverse計算子系統(CSS):Arm Neoverse CSS <b class='flag-5'>V3</b>和Arm Neoverse CSS N<b class='flag-5'>3</b>

    Efinity軟件安裝-v3

    安裝python了,軟件安裝時會自己安裝python3.8,也不需要下載。 step2 :安裝efinity。該步驟比較簡單,一路選擇Next,或者勾選同意。 stpe3:安裝補丁。如果所選擇的版本有
    的頭像 發表于 03-29 08:38 ?389次閱讀

    Arm發布Neoverse V3和N3 CPU內核

    在計算市場持續迎來變革的背景下,Arm公司發布了其最新一代Neoverse CPU內核設計,分別為Neoverse V3(代號Poseidon)和N3(代號Hermes),兩款內核將為服務器、云計算和基礎設施領域帶來更大規模和更快速度的計算能力。
    的頭像 發表于 02-27 09:27 ?962次閱讀
    Arm發布Neoverse <b class='flag-5'>V3</b>和N<b class='flag-5'>3</b> CPU內核

    瑞薩Flash程序員V3 發布說明

    電子發燒友網站提供《瑞薩Flash程序員V3 發布說明.pdf》資料免費下載
    發表于 02-19 09:37 ?1次下載
    瑞薩Flash程序員<b class='flag-5'>V3</b> 發布說明
    主站蜘蛛池模板: 日韩av片无码一区二区不卡电影 | 99re这里只有精品视频| 忘忧草秋观看未满十八| 日本人xxxⅹ18hd19hd| 欧美69xxx| 美女叉腿掰阴大胆艺术照| 久久久大香菇| 久久日本精品国产精品| 久久久久久免费观看| 久久人人爽人人片AV人成| 可以看的黄页的网站| 久章草一区二区| 麻豆久久婷婷五月国产| 麻豆一区二区免费播放网站| 九九99热久久精品在线6| 久久re视频这里精品09免费| 久久精品黄色| 麻豆婷婷狠狠色18禁久久| 暖暖 日本 视频 在线观看免费| 嫩草影院地址一二三| 女子初尝黑人巨嗷嗷叫| 欧美精品亚洲精品日韩专区一| 欧美美女论坛| 日产久久视频| 无码一卡二卡三卡四卡| 亚洲精品6久久久久中文字幕 | 免费99精品国产人妻自在线| 妞干网手机免费视频| 人和拘一级毛片| 涩涩网站在线看| 亚洲国产精品一区二区三区在线观看| 亚洲精品在线播放视频| 中文字幕无码他人妻味| 97碰成视频免费| 村上里沙快播| 国产精品涩涩涩视频网站| 精品区2区3区4区产品乱码9| 蜜芽tv在线www| 日韩一区二区三区视频在线观看| 午夜免费体验30分| 亚洲欧洲自拍偷拍|