在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案，加速HPC和AI等萬億參數(shù)領(lǐng)域的芯片設(shè)計》中，新思科技宣布推出綜合全面的PCIe Express Gen 7（PCIe 7.0）驗證IP（VIP）解決方案，以支持高性能計算設(shè)計中人工智能（AI）應(yīng)用所需的高速度和低延遲。

在《PCIe 7.0數(shù)據(jù)速率的光傳輸首秀，一睹為快！》一文中，可查看業(yè)界首個PCIe 7.0光傳輸Demo。

PCI Express的演進

自2003年推出以來，PCI Express在技術(shù)、規(guī)格和傳輸速度方面不斷進步，成為了一項成功的標準化計劃倡議和數(shù)據(jù)傳輸協(xié)議。PCIe 5.0為云計算資源提供32G傳輸速度和CXL一致性；而在流量控制單元（FLITS）和PAM4調(diào)制的加持下，PCIe 6.0將性能提高至64G傳輸速率，實現(xiàn)了高效率、低延遲的通信和一致性。PCIe 7.0的加載-存儲功能和高達512 GB/s的安全數(shù)據(jù)傳輸帶寬，讓連接多個加速器并高效處理大型復(fù)雜人工智能和機器學習模型成為可能。

PCIe 7.0規(guī)范新增了哪些內(nèi)容？

PCIe 7.0規(guī)范中包含以下特性：

經(jīng)由x16鏈路，數(shù)據(jù)速率達128 GT/s，經(jīng)由x16鏈路，雙向最高可達512 GB/s

PAM4信令

1b/1b FLIT模式編碼

前向糾錯（FEC）

更出色的功耗和成本效率

采用IDE協(xié)議，確保數(shù)據(jù)安全

向后兼容PCIe規(guī)范的早期版本

包含睡眠狀態(tài)，以提供靈活性和低功耗

新思科技PCIe 7.0驗證IP（VIP）的特性

新思科技PCIe驗證IP可對基于各種PCIe規(guī)范（PCIe 1.0至7.0）的設(shè)計實現(xiàn)方案進行驗證，可用于SoC和系統(tǒng)級設(shè)計，以加速驗證收斂。

新思科技PCIe驗證IP解決方案支持PCIe 7.0，并利用了以下特性來解決設(shè)計驗證的復(fù)雜性：

支持每條通道最高128.0 GT/s的數(shù)據(jù)速率，同時保持RC和EP設(shè)備的向后兼容性，進而推動從PCIe 6.0無縫過渡到PCIe 7.0。

原生System/Verilog UVM架構(gòu)，有助于輕松集成到仿真環(huán)境中并加快測試平臺開發(fā)。

集成驗證計劃、測試套件和功能覆蓋率，可加快驗證過程并贏取競爭優(yōu)勢。

基于IDE的數(shù)據(jù)完整性和安全保護，可防止數(shù)據(jù)和系統(tǒng)泄露。

豐富的可配置選項和內(nèi)置的協(xié)議檢查，有助于在已采用協(xié)議開發(fā)的市場中保持競爭力。

新思科技正在與早期客戶和伙伴合作，整合最新規(guī)范中提供的新功能，助其增強下一代設(shè)計的標準架構(gòu)。

新思科技VIP原生集成了Verdi協(xié)議分析器調(diào)試解決方案和Verdi性能分析器。

要在SoC上運行系統(tǒng)級有效載荷，速度更快且基于硬件的流片前解決方案必不可少。基于新思科技IP的新思科技事務(wù)處理器、內(nèi)存模型、混合和虛擬解決方案可在高速的驗證硬件，新思科技ZeBu硬件加速解決方案和新思科技HAPS原型系統(tǒng)上實現(xiàn)豐富的驗證工作和驗證用例。