近日,三疊紀(廣東)科技有限公司在東莞松山湖隆重舉行了TGV板級封裝線的投產儀式,標志著我國正式邁入TGV板級封裝技術的先進行列。作為國內首條投產的TGV板級封裝線,這一里程碑式的成就不僅彰顯了我國在半導體和集成電路產業領域的創新實力,更為行業的未來發展注入了強勁動力。
TGV,即玻璃通孔技術,是實現穿過玻璃基板垂直電氣互連的關鍵手段。該技術以高品質硼硅玻璃、石英玻璃為基石,通過一系列精密復雜的工藝流程——包括種子層濺射、電鍍填充、化學機械平坦化、RDL再布線以及bump工藝引出——構建出三維互聯的先進封裝結構。這一技術的突破,被視為下一代先進封裝集成的核心技術,對于提升半導體器件的性能、可靠性及集成度具有重大意義。
三疊紀科技有限公司此次投產的TGV板級封裝線,與國際前沿技術同步起步,實現了從“跟跑”到“并跑”乃至“領跑”的跨越。這一成就不僅展示了我國半導體和集成電路產業在技術創新方面的強勁勢頭,更為行業的高質量發展提供了有力支撐。未來,隨著TGV板級封裝技術的廣泛應用,我國半導體和集成電路產業將迎來更加廣闊的發展空間和更加美好的發展前景。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
相關推薦
,玻璃通孔 (TGV) 技術通過玻璃基板建立電互連,在制造和封裝中起著至關重要的作用。 TGV在傳感器應用的優勢 隨著5G、智能汽車、醫療等
發表于 12-20 09:44
?220次閱讀
。公司成功向多家國際大廠交付了包括300mm、510mm、600mm及700mm等不同尺寸的板級封裝RDL量產線。這些量產線覆蓋了洗凈、顯影
發表于 12-11 11:20
?343次閱讀
2026財年開始小規模生產玻璃基板,在2027財年開始全面投產,預計到2030年玻璃基板先進封裝業務投資發展到約20億美元的規模。 · 用于先進半導體封裝的玻璃通孔 (
發表于 12-06 10:16
?147次閱讀
?CoWoS( Chip-on-Wafer-on-Substrate)邁向CoPoS (Chip-on-Panel-on-Substrate) 技術,生態系統加速構建。 ?板級封裝中,RDL增層工藝
發表于 12-05 15:08
?179次閱讀
CoWoS(Chip-on-Wafer-on-Substrate)邁向CoPoS (Chip-on-Panel-on-Substrate) 技術,生態系統加速構建。 板級封裝中,RDL增層工藝結合
發表于 12-04 14:33
?108次閱讀
本文回顧了過去的封裝技術、介紹了三維集成這種新型封裝技術,以及TGV工藝。 一、半導體技術發展趨勢 以集成電路芯片為代表的微電子技術不僅在信息社會的發展歷程中起到了關鍵性作用,也
發表于 11-24 09:56
?455次閱讀
近日,京東方華燦光電在珠海金灣區隆重舉行了Micro LED晶圓制造和封裝測試基地項目的投產儀式。該項目標志著全球首條6英寸Micro LED生產線正式
發表于 11-11 14:37
?319次閱讀
全球首條6英寸Micro LED量產產線在珠海正式投產!京東方華燦Micro LED晶圓制造和封裝測試基地項目投產儀式
發表于 11-10 13:43
?582次閱讀
韓國3D蓋板玻璃制造商JNTC近期宣布,已成功向三家國際半導體封裝巨頭提供了尺寸為510×515mm的新型TGV玻璃基板樣品。
相較于今年6月面世的100x100mm原型,此次推出的基板尺寸有了顯著提升。
發表于 11-01 14:25
?546次閱讀
近日,容泰半導體高新智造產業園正式啟航,其標志性的“集成電路芯片級封裝”項目已順利竣工并投產。這座規模宏大的產業園,廠房占地面積達到33888平方米,總建筑面積更是高達40772.09平方米。
發表于 05-31 10:08
?583次閱讀
電子發燒友網報道(文/李寧遠)先進封裝與先進制程工藝是推動半導體行業進步的關鍵技術,尤其是在人工智能推動的算力暴漲而工藝節點微縮減緩的行業形勢下,先進封裝為芯片更高計算能力、更低延遲和更高帶寬提供了
發表于 05-30 00:02
?2760次閱讀
客戶簡介:客戶是一家知名汽車零部件制造企業,在全國有多個生產基地,本次的應用需求是汽車側板等離子焊接產線上需要配套疊料檢測裝置,配合機械手上料,確保機械手抓料的準確性。解決方案:阿童木工程師根據客戶
發表于 04-25 14:44
?358次閱讀
隨著微電子技術的飛速發展,集成電路(IC)封裝技術也在不斷進步,以適應更小、更快、更高效的電子系統需求。焊線封裝、晶圓級
發表于 04-07 09:46
?2058次閱讀
HDI板疊層設計),阻抗線寬線距如下圖(下)所示(10層1階HDI板阻抗設計)。
10層2階HDI板1.6mm厚度
發表于 12-25 13:48
HDI板疊層設計),阻抗線寬線距如下圖(下)所示(10層1階HDI板阻抗設計)。
10層2階HDI板1.6mm厚度
發表于 12-25 13:46
評論