SIC的作用機理

在CAN總線上，通過CAN_H和CAN_L兩根線上的電位差來表示CAN信號。CAN總線上的電位差分為兩種：顯性電平(Dominant Voltage)和隱性電平(Recessive Voltage)，其中顯性電平為邏輯0，隱性電平為邏輯1，如下圖所示。

CAN總線電壓電平

當(dāng)TXD輸出邏輯0時，總線輸出的差分電壓VDIFF為顯性狀態(tài)，當(dāng)TXD輸出邏輯高電平時總線通過接收器內(nèi)部的高阻值輸入電阻器 (RIN)偏置為VCC/2，為隱性狀態(tài)，在仲裁期間，顯性狀態(tài)會覆蓋隱性狀態(tài)。CAN收發(fā)器在顯性階段的差分發(fā)送器輸出阻抗約為50Ω，與總線特征阻抗緊密匹配，通常不會引起信號反射。對于常規(guī)CAN FD收發(fā)器，當(dāng)驅(qū)動器輸出顯性電平切換到隱性電平時，差分輸出阻抗會由50Ω變?yōu)榧s60kΩ，此時，反射回來的信號遇到端口的阻抗不匹配，并且這些反復(fù)的反射疊加在輸出端口，從而導(dǎo)致了信號振鈴的產(chǎn)生。

CAN總線振鈴波形

對于具有SIC功能的CAN芯片而言，當(dāng)發(fā)送器檢測到TXD上出現(xiàn)從顯性到隱性的邊沿時，內(nèi)部驅(qū)動器會激活振鈴抑制(SIC)電路。CAN驅(qū)動器繼續(xù)強力驅(qū)動總線至隱形電平，直至tpass_rec_start，以便減少反射，確保采樣點處的隱性位很干凈。在這一主動隱性階段，發(fā)送器輸出阻抗較低（約為100Ω）。反射的信號沒有遇到顯著的阻抗不匹配，并且驅(qū)動電阻可有效吸收反射信號，因此振鈴會大大減弱。在該階段結(jié)束后驅(qū)動器進(jìn)入被動隱性階段，其輸出阻抗上升至約60kΩ。

CAN SIC阻抗時序圖

在SIC作用的主動隱性階段，其持續(xù)時間最長可達(dá)530ns(tpass_rec_start，如上文所列）。由于CAN FD協(xié)議的數(shù)據(jù)階段最低位寬為200ns(5Mbps)，因此振鈴抑制可在整個的隱性位持續(xù)時間內(nèi)保持活動狀態(tài)，從而保證CAN總線和RXD信號的翻轉(zhuǎn)正常進(jìn)行。

SIC芯片對于組網(wǎng)的優(yōu)勢

相比常規(guī)CAN芯片，CAN SIC可采用更為靈活的組網(wǎng)方式，如下圖所示；常規(guī)CAN芯片由于信號振鈴的限制，為了保證CAN FD的高速率要求，所有節(jié)點需采用手拉手的菊花鏈組網(wǎng)方式，且每個節(jié)點的分支線纜不超過0.3m，采用SIC芯片后可靈活調(diào)整組網(wǎng)方式和提高總線速率上限，可根據(jù)實際應(yīng)用場景進(jìn)行布線，有效節(jié)省組網(wǎng)線材成本和車身重量。

常規(guī)CAN組網(wǎng)方式

在常規(guī)組網(wǎng)環(huán)境中在若出現(xiàn)某一節(jié)點斷開時，信號會因為斷開節(jié)點后留下的分支線導(dǎo)致信號振鈴，若是使用常規(guī)CAN芯片該振鈴無法避免，易導(dǎo)致節(jié)點收到錯誤幀，如果其中一個終端異常斷開的話，基本很難保證總線通信了，若是使用CAN SIC芯片可抑制信號振鈴，可保證信號在異常場景下正常通信。

CAN SIC組網(wǎng)方式

CAN SIC收發(fā)器有更嚴(yán)格的位時間對稱性，這使得CAN信號在惡劣的組網(wǎng)環(huán)境中能夠提供更多裕量。收發(fā)器對上升沿和下降沿的斜率要求更快，可保證單bit的有效位寬，因此可以以8Mbps的速率可靠運行。與CAN FD收發(fā)器相比，其SIC的環(huán)路延時最大僅為190ns，遠(yuǎn)低于CAN FD收發(fā)器的255ns最大環(huán)路延時的要求，更有助于延長最大組網(wǎng)長度。

TPT1462

思瑞浦推出基于其自主創(chuàng)新設(shè)計振鈴抑制電路專利的車規(guī)級CAN SIC（信號改善功能，Signal Improvement Capability）TPT1462Q芯片，相比當(dāng)前主流的CAN FD車載通信方案，TPT1462Q滿足最新的ISO 11898-2:2024標(biāo)準(zhǔn)(見下表)，同時兼容CiA 601-4標(biāo)準(zhǔn)，可實現(xiàn)≥8Mbps的傳輸速率。可與常規(guī)CAN FD的CAN芯片(TPT1044/TPT1042)兼容和混合組網(wǎng)，還具有待機模式和遠(yuǎn)程喚醒功能，此外其優(yōu)異的EMC表現(xiàn)，以及靈活的VIO供電選擇（低至1.8V）可有效助力工程師簡化系統(tǒng)設(shè)計、并打造更高質(zhì)量的車載通信系統(tǒng)。

表1、TPT1462關(guān)于ISO 11898-2:2024標(biāo)準(zhǔn)測試數(shù)據(jù)

在工況復(fù)雜的汽車應(yīng)用中，環(huán)境中惡劣的電磁干擾可通過電纜耦合到芯片的CAN總線，這可能導(dǎo)致CAN芯片傳輸異常，甚至導(dǎo)致芯片損傷。思瑞浦推出的CAN SIC芯片TPT1462Q具有國際領(lǐng)先的抗干擾能力，為汽車安全通訊奠定堅實的基礎(chǔ)；此外TPT1462Q采用思瑞浦自主設(shè)計對稱性調(diào)節(jié)模塊專利技術(shù)，用于調(diào)節(jié)第一輸出驅(qū)動級和第二輸出驅(qū)動級的對稱性；借助于該對稱性調(diào)節(jié)模塊，確保差分輸出級的對稱性，優(yōu)化芯片的EMI性能，依照IEC 62228-3標(biāo)準(zhǔn)進(jìn)行傳導(dǎo)發(fā)射的EME測試，表現(xiàn)如下：

無共模電感時TPT1462Q的EME測試圖

TPT1462實戰(zhàn)效果

總線振鈴一般是CAN總線的通信過程中，由于阻抗不匹配導(dǎo)致的信號反射等原因，使得信號在傳輸線上多次反射，進(jìn)而產(chǎn)生的一種振蕩現(xiàn)象。振鈴現(xiàn)象可能會對CAN總線的通信質(zhì)量產(chǎn)生負(fù)面影響，甚至有可能導(dǎo)致通信失敗。TPT1462Q采用自研的振鈴抑制專利，允許工程師在多節(jié)點、復(fù)雜拓?fù)淝闆r下有效減少總線中的信號反射，降低振鈴現(xiàn)象發(fā)生的概率（如下圖）。

常規(guī)CAN-FD在星型網(wǎng)絡(luò)多節(jié)點通信波形

CAN SIC芯片在星型網(wǎng)絡(luò)多節(jié)點通信波形

同時由于架構(gòu)的優(yōu)化TPT1462Q可維持高達(dá)10Mbps的通信傳輸速率，并且可保證優(yōu)質(zhì)的總線對稱性，大幅提升車載通信質(zhì)量，為下一代CAN技術(shù)發(fā)展奠定基礎(chǔ)。

在10Mbps通信速率下的波形

TPT1462產(chǎn)品系列提供帶VIO(TPT1462VQ)與不帶VIO(TPT1462Q)兩個版本，可根據(jù)系統(tǒng)需求靈活選擇簡化系統(tǒng)設(shè)計，提供SOP8和DFN8兩種封裝，可Pin-to-Pin兼容市場主流經(jīng)典CAN和CAN FD收發(fā)器。TPT1462Q已通過AEC-Q100車規(guī)認(rèn)證要求，支持–40°C~125°C的寬工作溫度范圍，提供過溫保護(hù)；同時，TPT1462Q還具備TXD顯性超時保護(hù)，待機模式下支持遠(yuǎn)程喚醒。此外，該產(chǎn)品的VIO設(shè)計可低至1.8V，這一設(shè)計不僅提高了產(chǎn)品的靈活性，還可進(jìn)一步減少系統(tǒng)中對LDO或電平轉(zhuǎn)換器的需求，從而為工程師在成本控制方面提供有力支持。