芯片已面向多家客戶(hù)發(fā)貨，早期試用計(jì)劃現(xiàn)已啟動(dòng)

2017年10月9日，北京— All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今日宣布其Zynq UltraScale+ RFSoC 系列開(kāi)始發(fā)貨，該系列是通過(guò)一個(gè)突破性的架構(gòu)將 RF 信號(hào)鏈集成在一個(gè)單芯片 SoC 中，致力于加速 5G 無(wú)線(xiàn)、有線(xiàn) Remote-PHY 及其它應(yīng)用的實(shí)現(xiàn)。基于 16nm UltraScale+ MPSoC 架構(gòu)的 All Programmable RFSoC 在單芯片上集成 RF 數(shù)據(jù)轉(zhuǎn)換器，可將系統(tǒng)功耗和封裝尺寸減少最高達(dá) 50%～70%，而且其軟判決前向糾錯(cuò) (SD-FEC) 內(nèi)核可滿(mǎn)足 5G 和 DOCSIS 3.1 標(biāo)準(zhǔn)要求。隨著芯片樣片向多家客戶(hù)發(fā)貨， Zynq UltraScale+ RFSoC 系列早期試用計(jì)劃現(xiàn)已啟動(dòng)。

Zynq RFSoC 將 RF 數(shù)據(jù)轉(zhuǎn)換器、SD-FEC 內(nèi)核以及高性能 16nm UltraScale+ 可編程邏輯和 ARM 多處理系統(tǒng)完美集成在一起打造出了一個(gè)全面的模數(shù)信號(hào)鏈。射頻-數(shù)字信號(hào)調(diào)節(jié)與處理通常分派給不同的獨(dú)立子系統(tǒng)中，但 Zynq UltraScale+ RFSoC 將模擬、數(shù)字和嵌入式軟件設(shè)計(jì)集成到單個(gè)單芯片器件上，實(shí)現(xiàn)了高度的系統(tǒng)穩(wěn)健性。該系列器件具有如下特性：

● 8 個(gè) 4GSPS 或 16 個(gè) 2GSPS 12 位 ADC

●8-16 個(gè) 6.4GSPS 14 位 DAC

●SD-FEC 內(nèi)核、LDPC 和 Turbo 編解碼器完美集成在一起，可滿(mǎn)足 5G 和 DOCSIS3.1 標(biāo)準(zhǔn)要求

●ARM 處理子系統(tǒng)，采用四核 Cortex-A53 和雙核 Cortex-R5

●16nm UltraScale+ 可編程邏輯配有集成 Nx100G 內(nèi)核

●多達(dá) 930,000 個(gè)邏輯單元和超過(guò) 4,200 個(gè) DSP Slice

賽靈思通信業(yè)務(wù)主管總監(jiān) Gilles Garcia 介紹 Zynq RFSoC

Zynq RFSoC 系列支持的應(yīng)用包括 massive-MIMO 的遠(yuǎn)端射頻單元、毫米波移動(dòng)回程、5G 基帶、固定無(wú)線(xiàn)訪(fǎng)問(wèn)、有線(xiàn) Remote-PHY 節(jié)點(diǎn)、測(cè)試測(cè)量、衛(wèi)星通信等高性能 RF 應(yīng)用。

Zynq UltraScale+ RFSoC 器件能為下一代無(wú)線(xiàn)基礎(chǔ)架構(gòu)提供帶寬密集型系統(tǒng)。如果沒(méi)有系統(tǒng)級(jí)的突破，5 倍帶寬、100 倍用戶(hù)數(shù)據(jù)速率、1000 倍網(wǎng)絡(luò)容量等在內(nèi)的 5G 要求均無(wú)法實(shí)現(xiàn)。Zynq UltraScale+ RFSoC 集成了分立式 RF 數(shù)據(jù)轉(zhuǎn)換器和信號(hào)鏈優(yōu)化技術(shù)，這樣 Massive-MIMO 的遠(yuǎn)端射頻單元、無(wú)線(xiàn)回程和固定無(wú)線(xiàn)訪(fǎng)問(wèn)不僅可實(shí)現(xiàn)高信道密度，而且還能將功耗和封裝尺寸減小 50%-75%。在 5G 基帶應(yīng)用中，多個(gè)集成 SD-FEC 內(nèi)核相對(duì)于軟核實(shí)現(xiàn)方案而言，可將系統(tǒng)吞吐量提升 10-20 倍，并可滿(mǎn)足嚴(yán)格的功耗和散熱要求。

同樣，在下一代有線(xiàn)寬帶服務(wù)領(lǐng)域，Zynq RFSoC 也實(shí)現(xiàn)了封裝尺寸、能效和硬件靈活性的完美組合，可支持 Remote-PHY 系統(tǒng)。分布式訪(fǎng)問(wèn)架構(gòu)推動(dòng) DOCSIS 3.x PHY 功能從集中頭端設(shè)備轉(zhuǎn)移到靠近消費(fèi)者的 Remote-PHY 節(jié)點(diǎn)。通過(guò)用無(wú)所不在的以太網(wǎng)傳輸取代低效的模擬光傳輸，網(wǎng)絡(luò)的容量、規(guī)模和性能得到了大幅提升。通過(guò) RF 集成和支持 LDPC FEC 的信號(hào)鏈，RFSoC 能確保靈活的 R-PHY 部署，從而可滿(mǎn)足 DOCSIS3.1 更高的頻譜效率要求。