以手機為代表的電池供電電路的興起,為便攜式儀表開創了一個新的紀元。超低功耗電路系統(包括超低功耗的電源、單片機、放大器、液晶顯示屏等)已經對電路設計人員形成了極大的誘惑。毫無疑問,超低功耗電路設計已經對低功耗電路提出了挑戰,并將擴展成為電子電路中的一個重要應用領域。

雖然超低功耗設計仍然是在CMOS集成電路(IC)基礎上發展起來的,但是因為用戶眾多,數千種專用或通用超低功耗IC不斷涌現,使設計人員不再在傳統的CMOS型IC上下功夫,轉而選擇新型超低功耗IC,致使近年來產生了多種超低功耗儀表。電池供電的水表、暖氣表和煤氣表近幾年能夠發展起來就是一個證明。目前,電池供電的單片機則是超低功耗IC的代表。

本文將對超低功耗電路設計原則進行分析,并就怎樣設計成超低功耗的產品作一些論述,從而證明了這種電路在電路結構和性價比等方面對傳統電路極具競爭力。

1 CMOS集成電路的功耗分析

無論是低功耗還是超低功耗IC,主要還是建立在CMOS電路基礎上的。雖然超低功耗IC對單元電路進行了新形式的設計,但作為功耗分析,仍然離不開CMOS電路基本原理。以74系列為代表的TTL集成電路,每門的平均功耗約為10mW;低功耗的TTL集成電路,每門平均功耗只有1mW。74系列高速CMOS電路,每門平均功耗約為10μW;而超低功耗CMOS通用小規模IC,整片的靜態平均功耗卻可低于10μW。傳統的單片機,休眠電流常在50μA～2mA范圍內;而超低功耗的單片機休眠電流可達到1μA以下。

CMOS電路的動態功耗不僅取決于負載,而且就電路內部而言,功耗與電源電壓、集成度、輸出電平以及工作頻率都有密切聯系。因此設計超低功耗電路時不得不對全部元件的內外性質做仔細分析。

CHMOS或CMOS電路的功耗特性一般可以表示為:

P=PD+PA

式中, P——總功耗

式(1)為靜態功耗表達式。其中,靜態功耗電流IDD值常用于評價電路的靜態功耗大小。它以電路中流經各PN結的反向漏電流為主,而且它與電源電壓VDD有關,隨著VDD的加大,IDD亦增大。

式(2)為總的動態功耗表達式。動態功耗體現在電路進行邏輯狀態轉換過程中內部消耗的功率。對CMOS電路來說,動態功耗反映了輸入信號出現變化時所形成的功耗增量。動態功耗表現在以下兩方面:

第一是瞬時導通功耗,即在信號狀態轉換過程,某一回路(如互補電路)的P溝道和N溝道晶體管同時導通,由電源流經兩個導通溝道的電流所消耗的功率。

當輸入脈沖電壓的幅度大于PMOS和NMOS兩個開啟電壓的絕對值之和時,將在上升沿和下降沿產生瞬時導通功耗,如圖1所示。

圖中,假設兩個MOS晶體管的開啟電壓分別為VTN和VTP,并且滿足VDD>VTN+|VTP|的關系。輸入電壓由邏輯低電平過渡到邏輯高電平,在t1至t2期間,既滿足VI>VTN,也滿足(VDD-VI)>|VTP|的條件,因此從VDD到VSS之間有瞬時導通電流iTC通過。而這些瞬時導通電流在整個信號周期內的過渡過程時間的平均值形成ITC,從而有:

由此可見,PTC隨著電源電壓VDD或脈沖頻率f的增加而增加,并且與脈沖電流的波形有關。如果電流波形峰值大,過渡過程中導通持續時間長,則PTC增大。影響電流脈沖波形形狀的因素比較多,例如,輸入電壓VI跳變過程較慢,則脈沖電流iTC持續時間就比較長;而MOS晶體管的開啟電壓低、跨導大,則脈沖電流iTC的峰值也大。

第二是電容充放電功耗。電路輸出端邏輯電平的改變總是伴隨著輸出電容CL的充放電過程。以帶有負載電容CL的互補電路的輸出端為例,由邏輯低電平變為邏輯高電平時,VDD通過導通的P溝道電阻對輸出電容CL充電;由邏輯高電平變為邏輯低電平時,CL通過導通的N溝道電阻放電。這種充放電過程在電路內部要消耗功率。將電容CL的瞬時充、放電電流與VDD之積進行積分,可以計算出電容充放電功耗PC,可表示為:

由此看出,這部分功耗主要取決于外部使用條件f、CL和VDD三個參數,而與電路內部本身參數幾乎無關。

從以上對CMOS電路的功耗分析可以看出,系統的總功耗與系統的電源電壓有很大關系。而動態功耗除了與電源電壓的平方有關外,還與其工作脈沖重復頻率、脈沖波形以及輸出容性負載有關。

2 超低功耗系統設計原則

通過以上分析,可以總結出超低功耗系統的設計原則。在設計超低功耗系統時,要對電源電壓、時鐘頻率以及靜態功耗進行控制。這就形成了電源宜低不宜高、時鐘宜慢不宜快、系統(器件)宜靜不宜動的“三相宜”原則。

結合三相宜原則,對硬件及軟件設計時要注意以下四個問題:

·微處理器MCU的選擇

·IC器件的選擇

·供電管理硬件設計

·系統低功耗的運行管理

2.1 微處理器MCU的選擇

隨著超低功耗系統的興起,一些大的單片機廠商都推出了自己的低功耗產品。如Intel公司的80C31系列,Philips公司的51LPC系列、Microchip公司的PIC系列以及TI公司的MSP430系列等。雖然它們都采用了具有低功耗特點的CHMOS工藝,但新老產品在低功耗性能上又有很大差別。

由式(4)可以粗略地看出,如果單片機本身具有超低功耗特性,首先必須能在低電壓和低頻率之下工作。

其次,還要看單片機自身的特性。例如是否是面向超低功耗應用而設計的單片機,它具有幾種休眠模式、工作電流大小為何、休眠電流大小為何等。

表1列出了兩種單片機(Intel的80C31和Philips的P87LPC764)的低功耗特性。

由表1可知,Intel公司的80C31和Philips的P87LPC764都有兩種低功耗模式:空閑模式和掉電模式。在掉電模式下,80C31的電源電流為50μA,而P87LPC764的電源電流僅為1μA。

此外,TI公司的MSP430F135單片機具有低電源電壓范圍(1.8～3.6V)和低工作電流特性,如在主頻32kHz/電源電壓2.2V時工作電流為7μA;在1MHz/2.2V時工作電流為250μA。它可以工作在低時鐘頻率下,如32.768kHz;還具有5種低功耗模式,備用模式時為1.3μA,而選用第五種低功耗工作模式時,甚至能達到0.1μA的休眠電流。

總之,低電源電壓和低時鐘頻率都對單片機的選擇有很大的影響,再加上各種單片本身所具有的低功耗特性,選擇合適的單片機對降低整個系統的功耗大有益處。

2.2 外圍器件的選擇

作為一個完整的電路系統,如果要整個系統的功耗都得以降低,單靠單片機本身并不能完成,其外圍元器件的選擇也相當重要。在模擬電路方面,在滿足其性能要求的同時,盡量選用與單片機工作電源相匹配的低電源產品以及專為低功耗系統設計的器件。

MAXIM公司的一些IC產品,如運放MAX4131/2/3/4、比較器MAX987/991等;Philips公司的一些I2C器件,如PCF8574、PCF8563;還有ATMEL公司的24WC系列的I2C器件等都是μA級產品?，F在各大IC生產廠商幾乎都在這類產品上有所發展。

對于數字電路,一般都選HCMOS器件。僅從功耗角度考慮,對于74系列芯片可選用74HC或74HCT系列。后者比74LS系列的每門功耗小上百、上千倍。對于4000系列芯片也可選用HC或HCT系列。

最后就是顯示屏,自然也要選那些低電源電壓和低功耗產品。

2.3 電源管理硬件設計

采用單電池電源實現多分支電源網絡管理,使得系統各功能模塊的電源相對獨立供電,在不工作時可以分別斷電,以節省功耗。

在供電控制方式中,選擇具有可關斷的DC-DC模塊或電源總線開關。這樣可以利用微機做到實時關斷控制,有利于獨立供電支路功耗的管理。

在供電控制方式中的總線電源開關要選擇那些導通電阻小、靜態功耗小、開關速度快、驅動電流小的器件,首選MOSFET。

對于系統中電源泄漏電流也要進行檢查,包括系統電源泄漏、RC泄漏、分布電路泄漏、保護電路泄漏、意外泄漏等。其間還要耐心進行靜態運行的全功耗測定與比較。此外還有電源關斷的防泄漏,都要在電路設計中精心考慮,切實把系統功耗降到最低。

2.4 系統低功耗的運行管理

此部分強調軟件的管理。結合硬件的設計,應消除程序的無謂循環等待。當系統不工作時,應使單片機及時進入低功耗或休眠模式?？蛇x擇關斷CPU時鐘或系統時鐘,對時鐘的控制要做到忙時多用、閑時少用、不用關閉的原則。對外圍電路通過SHDN(關斷)控制其工作時間。

選擇盡可能低的工作頻率作為系統時鐘和信號頻率。

結合硬件中外圍模塊的低功耗控制功能,分別利用軟件控制外圍模塊電源的開啟和導通。

對于顯示器件,不用動態掃描方式,而用靜態顯示方式。顯示過后,可以關掉顯示,甚至關掉顯示模塊的振蕩時鐘。

對于可程控的數字量輸出的IC管腳,因為考慮驅動負載能力,負載常接正電源。所以在不工作時,這些管腳要盡量控制輸出為高電平。

最后還要提出一個重要原則,就是盡量用軟件替代硬件的原則。這樣不僅簡化了硬件設計,而且對降低功耗也起到了重要的作用。

以上分別對CMOS電路特性和超低功耗電路系統硬件和軟件設計中應遵循的一些原則進行了分析。除此以外,還有其它一些應注意的問題,如減少電路的分布電容,在工作正常的情況下最大限度地加大各通路的阻抗等等,不再贅述。