以下文章來源于ICPMS冷知識 ，作者gz07apple

在過去的二十年，MOSFET主要用作開關器件，得到了長足的發展，由于它是多子器件，有相對較小的開關損耗，但其通態功耗較高，要降低通態功耗，導通電阻受擊穿電壓限制（導通電阻與擊穿電壓的2.5次方呈正比）無法再下降而存在一個極限，被稱為“硅極限（Silicon Limit）”

垂直雙擴散金屬氧化物半導體（VDMOS）是一種發展迅速、應用廣泛的新型功率半導體器件。它在常規VDMOS基礎上，引入超結（Superjunction）結構，使之既具有VDMOS輸入阻抗高、開關速度快、工作頻率高、電壓控制、熱穩定性好、驅動電路簡單的特性，又克服了VDMOS的導通電阻隨擊穿電壓急劇增大的缺點，提升了系統效率。目前超結VDMOS已廣泛應用于電腦、手機、照明等消費電子領域、服務器電源、通訊電源等工業電子領域、以及充電樁、車載充電器等汽車電子領域。

在超結VDMOS中，耐壓層由交替的高摻雜N柱和P柱構成（右側圖為超結），且N柱和P柱中的摻雜總量相等。在導通狀態下，電流從源極經N柱流到漏極，P柱中不存在導電通道，而在阻斷狀態下，超結VDMOS的漂移區通過P柱的輔助耗盡作用在較低漏電壓下就完全耗盡。

由于完全耗盡，P柱與N柱的等量異種電荷相互抵消而實現電荷平衡，電場在漂移區中近似于處處相等，因而擊穿電壓約等于臨界電場與漂移區長度的乘積，這使得超結VDMOS的特征導通電阻與其擊穿電壓近似呈線性關系（1.32方甚至到1.03方），而不是傳統器件的2.5方關系，進而可以減小導通電阻。

目前超結結構主要有兩種工藝實現方式：多次外延工藝和深槽刻蝕加摻雜。

（一）多次外延工藝

該工藝是在N型襯底上采用多次外延方式生長很厚的漂移區，每一次外延工藝均伴隨一次P型離子注入，隨后推結形成連續的P柱。制作一個約40μm深的P柱，一般需要進行5到6次外延生長和離子注入。

多次外延工藝

注意剛剛提到的方法是，通過多次外延一定濃度的N型區，然后僅僅采用單雜質（P型）注入補償形成P柱。多次外延工藝實際上還有第二種方法（雙雜質注入），是每次外延濃度較低，然后同時引入N和P型注入，分別形成超結的N柱和P柱，第二種工藝可以控制更好的均勻性，但工藝上需增加一次光刻與離子注入。

此類工藝的優點是形成超結耐壓層的晶格質量較好，缺陷與界面態少。然而為形成較好超結形貌，每次外延層厚度相對固定且較薄，外延次數將隨著器件耐壓增大而增多，導致成本增加。

（二）深槽刻蝕加摻雜

該工藝是在外延層上刻蝕出深溝槽，然后再對槽做內部摻雜。摻雜的方式通常分為三種：

第一種方式是外延填充。在槽內外延填充P型硅，然后采用化學機械拋光（CMP）實現平坦化；當然也可以先在槽壁上形成薄氧化層結構，再進行多晶硅填充形成P柱。

第二種方式是斜角注入摻雜。采用傾斜注入方式分別在槽壁上形成N柱和P柱，這樣可以通過控制N和P型雜質的注入劑量來實現電荷平衡。

第三種方式是氣相摻雜，通過對槽壁進行氣相摻雜形成P柱。

深槽外延工藝

采用深槽刻蝕加外延填充工藝實現的超結耐壓區，較多次外延工藝更易實現較小的深寬比，同時形成的超結區摻雜分布也較均勻，有利于降低導通電阻。