參數化的延遲鏈代碼分享
參數化的延遲鏈代碼分享
在日常寫代碼的過程中，我們經常會用到“打拍”的操作。如圖1代碼段所示。這個打拍的作用，很多時候主要是為了減少亞穩態。圖1這樣的寫法，是我們的常規操作。這樣寫的好處是簡單明了，讓人一看就能明白。 大部分時候，我們都采取這樣的寫法。今天，想從參數化和模塊化的角度，來看下該怎么實現這種打拍操作。雖然對于“打拍”操作來說有點化簡為繁，畫蛇添足的感覺，但是重點是想通過這個實例來介紹設計中的一種思想：就是我們要盡量把經常用的模塊進行參數化和模塊化，這樣可以提高開發效率，避免重復造輪子。
圖1
這里給出一個名詞：延遲鏈。可能你沒有聽過，但是上面的“打拍”操作是不是有點像這個名詞的字面意思？這里就不介紹它了，下面直接給出我的代碼，本代碼實現了參數化的延遲鏈功能。其中，DW是Data Width的縮寫，意思是待延遲的數據的位寬。比如上面圖1代碼中的數據位寬為1位（cs_n1dly）。比如有些地址、數據位32位，打3拍，那么把DW設置為32，LEN設置為3。本代碼已經經過仿真，功能正確。 放出完整代碼，如下：
圖3
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
亞穩態
+關注
關注
0文章
46瀏覽量
13276 -
模塊化
+關注
關注
0文章
331瀏覽量
21344 -
代碼
+關注
關注
30文章
4784瀏覽量
68546
原文標題：零碎知識 | 參數化的延遲鏈代碼分享
文章出處：【微信號：fpga加油站，微信公眾號：fpga加油站】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
區塊鏈軟件談：去中心化原理
`區塊鏈軟件談：去中心化原理最大基尼系數：區塊鏈去中心化程度的粗略衡量標準我們可以把子系統去中心化的這些衡量標準樣例結合，來衡量一個系統的去
發表于 11-20 16:02
基于高速串行數字技術的JESD204B鏈路延時設計
延遲變體之間的權衡因素使用公式化和基于規程的方法來設計鏈路延遲使用德州儀器 (TI) 的 ADC16DX370 或 LM97937 ADC 以及 Xilinx Kintex 7 FPG
發表于 11-21 16:51
請問，要搭一個傳輸鏈路，鏈路中的ADC和DAC的參數，比如：采樣率和分辨率一定要一樣嗎？
請問，要搭一個傳輸鏈路，鏈路中的ADC和DAC的參數，比如：采樣率和分辨率一定要一樣嗎？中頻模擬信號，先模數轉換數字化進行傳輸，之后需要數模轉換，前后的ADC和DAC采樣率和位數是否要
發表于 01-18 19:45
使用iMPACT無法初始化鏈
使用iMPACT我無法初始化鏈。在初始邊界掃描時，彈出以下錯誤：有許多未知設備被檢測到。按是繼續或按否停止。我還收到以下錯誤：錯誤：iMPACT - 硬件配置中可能存在問題。電纜，掃描鏈和電源連接
發表于 09-16 10:32
內聯延遲參數太大
你好，我是這個嵌入式程序的新手。我想眨一下2s延時的LED燈。AM使用OSC。FRQ30MHz，PIC-18F420，MPLABXIDE，XC8編譯器。我得到一個錯誤的錯誤：（1355）內聯延遲參數
發表于 10-22 12:19
使用UCOSIII延遲發布在臨界段代碼發生中斷
各位好，我想問個問題，就是如果使用延遲發布，在臨界段代碼中發生了中斷，是不是將參數什么的寫入終端隊列后，讓中斷隊列處理任務進入就緒態，但此時因為任務調度器是鎖定的，應該會先把中斷任務處的臨界段
發表于 04-21 04:35
如何用HT-3000IDE的V3代碼生成器來生成延遲函數
的V3代碼生成器來生成延遲函數。這一次的流水燈程序一個是用板子上的兩個LED來左右閃爍，二者是利用左移或者右移函數來實現。延遲函數的生成點擊工具，再點擊V3代碼生成器，會出來如下窗口。
發表于 12-06 06:55
在SpinalHDL中的代碼組織結構如何實現Component參數化設計呢
方式：some.where.else.theSignal.pull()在生成RTL代碼時，會講該信號聲明一個端口鏈接偷穿到我們這一級的Component。Component參數化設計與我們編寫Verilog時相同，在Spinal
發表于 07-21 14:20
FPGA設計硬件語言Verilog中的參數化
FPGA 設計的硬件語言Verilog中的參數化有兩種關鍵詞：define 和 paramerter,參數化的主要目的是代碼易維護、易移植和
發表于 12-26 09:53
?884次閱讀
視頻參數的視覺影響：色度到亮度延遲的影響
設計人員必須注意幾個重要參數，以保持處理復合視頻信號（CVBS）的圖像質量。色度和亮度，光信號的顏色和亮度，是兩個這樣的參數。色度到亮度延遲失配參數與群
履約核心引擎低代碼化原理與實踐
基于此，京東供應鏈研發部自研了一套，面向業務角色的海納低代碼規則引擎平臺，產品定位是面向業務、研發多角色一體化的零低代碼開發平臺，這其中規則引擎是其最核心的部分之一。
如何使用參數化編寫可重用的verilog代碼
，因為我們可以更輕松地將代碼從一個設計移植到另一個設計。
我們在verilog中有兩個可用的結構，可以幫助我們編寫可重用的代碼 - 參數化和generate語句。這兩種結構都允許
單片機開發過程中5種延遲代碼執行的技術
在單片機項目開發過程中，經常會出現一個有趣的問題，即弄清楚如何延遲代碼執行。有時，[單片機開發]人員可能只是希望有10微秒的延遲，以使I/O線在讀取之前穩定下來，或者可能希望在兩次讀取之間指定的時間間隔使它反跳。在本文中，我們將
工商網監
評論