— AMD 宣布推出第二代 Versal Premium 系列，實(shí)現(xiàn)全新系統(tǒng)加速水平，滿足數(shù)據(jù)密集型工作負(fù)載需求 —

— 以業(yè)界首款采用 CXL 3.1 及 PCIe Gen6 并支持 LPDDR5 的 FPGA 器件擴(kuò)展第二代 Versal 產(chǎn)品組合，助力快速連接、更高效數(shù)據(jù)遷移并釋放更多內(nèi)存 —

近日，AMD（超威，納斯達(dá)克股票代碼：AMD ）今日宣布推出第二代 AMD Versal Premium 系列，這款自適應(yīng) SoC 平臺旨在面向各種工作負(fù)載提供最高水平系統(tǒng)加速。第二代 Versal Premium 系列將成為 FPGA 行業(yè)首款在硬 IP 中采用 Compute Express Link（ CXL ）3.11 與 PCIe Gen6 并支持 LPDDR5 存儲器的器件。

這些下一代接口和存儲器技術(shù)能夠在處理器和加速器之間快速且高效地訪問和遷移數(shù)據(jù)。CXL 3.1 和 LPDDR5X 能助力更快速地釋放更多內(nèi)存，以滿足數(shù)據(jù)中心、通信以及測試測量市場中數(shù)據(jù)密集型應(yīng)用日益增長的實(shí)時處理和存儲需求。

“系統(tǒng)架構(gòu)師始終尋求在更小的空間內(nèi)裝入更多數(shù)據(jù)，并在系統(tǒng)各部分之間更高效地遷移數(shù)據(jù)。第二代 Versal 產(chǎn)品組合的最新成員可幫助客戶提升整體系統(tǒng)吞吐量和存儲器資源利用率，以實(shí)現(xiàn)更高性能，并為從云到邊緣的最嚴(yán)苛應(yīng)用提供洞察。”

——Salil Raje

AMD 高級副總裁兼自適應(yīng)和嵌入式計(jì)算事業(yè)部總經(jīng)理

01加速主機(jī)連接

AMD 通過支持 CXL 來倡導(dǎo)開放式創(chuàng)新，CXL 是處理器與器件（例如，基于 FPGA 的加速器）之間的開放式行業(yè)標(biāo)準(zhǔn)互連技術(shù)。第二代 Versal Premium 器件支持業(yè)界最快的主機(jī)接口 CXL 3.1 和 PCIe Gen 6，可實(shí)現(xiàn)行業(yè)領(lǐng)先的高帶寬主機(jī) CPU 到加速器連接。與支持 PCIe Gen 4 或 Gen 5 的 FPGA 相比，PCIe Gen 6 能提供 2 至 4 倍的線速率2，而運(yùn)行 PCIe Gen 6 的 CXL 3.1 在類似時延下則能提供使用 CXL 2.1 器件的雙倍帶寬3，以及增強(qiáng)的架構(gòu)和一致性功能。

此外，通過將第二代 Versal Premium 系列搭配 AMD EPYC CPU，系統(tǒng)架構(gòu)師能夠利用經(jīng) CXL 或 PCIe 連接到高性能 CPU 的最新 AMD FPGA 的器件，以加速數(shù)據(jù)密集型應(yīng)用并滿足快速的數(shù)據(jù)增長需求。CXL 還能提供內(nèi)存一致性的額外益處，有助于實(shí)現(xiàn)真正的異構(gòu)加速計(jì)算。

02提高存儲器帶寬及利用率

第二代 AMD Versal Premium 系列自適應(yīng) SoC 能以至高 8533 Mb/s 的最快速 LPDDR5 存儲器連接加速存儲器帶寬，帶來更快速的數(shù)據(jù)傳輸和實(shí)時響應(yīng)。與采用 LPDDR4/5 存儲器的同類器件相比，這種超快的增強(qiáng)型 DDR 存儲器可將主機(jī)連接速度提升至高 2.7 倍4。

與 CXL 存儲器擴(kuò)展模塊進(jìn)行連接可使總帶寬較之單獨(dú)使用 LPDDR5X 存儲器高出至多 2.7 倍5。因此，第二代 Versal Premium 系列允許為多個加速器實(shí)現(xiàn)可擴(kuò)展的內(nèi)存池和擴(kuò)展，進(jìn)而優(yōu)化存儲器利用率并增加帶寬和容量。

通過為多個器件動態(tài)分配內(nèi)存池，第二代 Versal Premium 系列自適應(yīng) SoC 旨在提高多頭單邏輯器件（ MH-SLD ）的存儲器利用率，使其無需架構(gòu)或交換機(jī)即可運(yùn)行，同時支持至多兩個 CXL 主機(jī)。

03加強(qiáng)數(shù)據(jù)安全

增強(qiáng)的安全功能有助于第二代 Versal Premium 系列在傳輸和靜態(tài)狀態(tài)下均可快速、安全地傳輸數(shù)據(jù)。其是業(yè)界首款在硬 IP 中提供集成 PCIe 完整性和數(shù)據(jù)加密（ IDE ）支持的 FPGA 器件6。硬核 DDR 內(nèi)存控制器內(nèi)置的內(nèi)聯(lián)加密可助力保護(hù)靜態(tài)數(shù)據(jù)，而 400G 高速加密引擎則能幫助器件以至高 2 倍的線速率保護(hù)用戶數(shù)據(jù)，從而實(shí)現(xiàn)更快速的安全數(shù)據(jù)事務(wù)7。

第二代 AMD Versal Premium 系列開發(fā)工具預(yù)計(jì)將于 2025 年第二季度提供，隨后于 2026 年初提供芯片樣片。預(yù)計(jì)將于 2026 年下半年開始量產(chǎn)出貨。

1 截至 2024 年 7 月，根據(jù) AMD 內(nèi)部分析，搭載 CXL 3.1 和 PCIe Gen 6 的第二代 AMD Versal Premium 系列器件與不搭載 CXL 3.1 和/或搭載 PCIe Gen 4/5 的同類器件進(jìn)行比較（VER-055）。

2 截至 2024 年 7 月，根據(jù) AMD 內(nèi)部分析，搭載 PCIe Gen 6 的第二代 AMD Versal Premium 系列器件與搭載 PCIe Gen 4/5 的同類器件和上一代 AMD Versal Premium 系列器件進(jìn)行比較。實(shí)際線路速率將根據(jù)系統(tǒng)配置和其他因素有所不同。（VER-057）

3 截至 2024 年 7 月，根據(jù) AMD 內(nèi)部分析，搭載 CXL 3.1 的第二代 AMD Versal Premium 系列器件與搭載 CXL 2.0 的同類器件進(jìn)行比較。實(shí)際線路速率將根據(jù)系統(tǒng)配置和其他因素有所不同。（VER-056）

4 截至 2024 年 7 月，根據(jù) AMD 內(nèi)部分析，第二代 Versal Premium 系列器件 DDR/LPDDR 內(nèi)存接口規(guī)范與同類器件進(jìn)行比較。實(shí)際性能將根據(jù)系統(tǒng)配置和其他因素有所不同。（VER-058）

5根據(jù) AMD 對第二代 Versal Premium 系列器件的總存儲器帶寬（CXL 3.1 和 LPDDR5X 內(nèi)存組件）與僅配備 LPDDR5X 內(nèi)存的相同器件進(jìn)行的內(nèi)部分析。內(nèi)存帶寬將根據(jù)系統(tǒng)配置和其他因素而有所不同。（VER-059）

6 根據(jù) 2024 年 10 月 AMD 內(nèi)部分析，第二代 AMD Versal Premium 系列器件包含 PCIe 完整性和數(shù)據(jù)加密功能，而同類產(chǎn)品沒有。（VER-064）

7 根據(jù) AMD 內(nèi)部分析，搭載 400 Gb/s 高速加密引擎的第二代 Versal Premium 系列器件與搭載 200 Gb/s 加密引擎的同類器件進(jìn)行比較。實(shí)際線路速率將根據(jù)系統(tǒng)配置和其他因素有所不同。（VER-062）