本文檔介紹了采用C2000系列雙核（CM3+C28x）微控制器實現的，基于PRIME標準的電力線通信（PLC）數據集中器方案。本方案通過一顆Concerto MCU加SDRAM實現完整的PRIME協議棧，提供波特率115200bps的UART異步串行端口給客戶端主機進行網絡管理及數據通信，為需要低成本實現數據集中器功能的場合提供了有效的解決方案。

簡介

PRIME-PoweRline Intelligent Metering Evolution標準是由西班牙Iberdrola電力公司聯合有關的PLC芯片、系統、電表等廠商，為窄帶PLC電力線通信制定的遠程抄表技術標準，包括物理層和MAC層的數據傳輸標準。該技術的協議開放，實施無版權費用，不同廠商的產品能夠實現互聯互通。TI采用低成本的DSP控制器，以軟件的方式來實現PRIME協議，相較其他廠商以專用芯片ASIC的實現方式，提高了應用的靈活性。

事實上，早前TI已經采用OMAP1808實現了PRIME數據集中器的完整功能。本文介紹的方案，主要是將OMAP平臺的DC方案移植到單芯片Concerto上，實現一顆芯片完成PRIME的上層和底層MAC協議以及物理層協議，適用于低成本的嵌入式數據集中器應用，因此，我們也把該數據集中器方案簡稱為EDC，即Embedded Data Concentrate。
OMAP1808平臺的DC方案基于Linux操作系統，而本EDC方案基于TIRTOS操作系統，上層和下層MAC通信采用內部數據共享，不但系統精簡很多，占用資源少，而且數據更加可靠，除了沒有TCP/IP接口之外，所能管理及連接的節(jié)點數量與OMAP平臺的DC方案無異。

1 EDC系統架構

本方案采用Concerto系列芯片F28M35H52C1作為主芯片，處理PRIME協議的UPPER MAC及LOW MAC, PHY層協議。F28M35H52C1是一款雙核的MCU，它內部包含了Cortex m3主系統和TI C28x控制子系統兩個MCU系統，每個系統分別有512KB的Flash空間，Cortex m3獨立使用32KB RAM，TI C28x獨立使用36KB RAM，另外還有可配置使用權的 64KB的共享RAM（在EDC系統中全部被分配給C28x使用）和2KB的IPC Message RAM。在EDC系統應用中，Cortex m3核工作主頻為75MHz，它負責處理Upper MAC協議,C28x核工作主頻為150MHz，它負責處理Low MAC及PHY層協議，兩個核之間通過IPC內部數據共享區(qū)機制進行通信。主芯片MCU外加一個8M Bytes的SDRAM，由CM3核進行訪問，用來存儲節(jié)點信息數據庫等數據，目前系統使用的大小約為3M Bytes；另外有一個128KByts 的EEPROM，由C28x訪問，用來存儲系統掉電參數；模擬前端采用TI AFE031，支持三相和單相連接，由C28x核通過SPI接口對其進行控制。系統框圖如圖1 所示。其中，CM3 通過1個GPIO口控制一個LED，在系統正常工作時以1Hz頻率進行顯示；C28x通過3個GPIO控制另外三個LED，分別指示C28x工作狀態(tài)及PLC通信狀態(tài)。

圖1 PRIME EDC系統架構示意圖

2 EDC方案特性

單芯片實現PLC PRIME DC完整功能。

提供UART接口與PC或用戶Host Processor進行通信，通信速率115200bps，8位數據位，1位停止位，無奇偶校驗。

提供PC(Ubuntu Linux OS)客戶端軟件進行模擬測試，客戶端軟件通過mgmt及IEC-432 API接口與EDC上運行的服務器端進行通信，用戶可參考這些客戶端軟件示例代碼實現Host代碼設計，客戶端軟件包括：

Management tool application

Base node conference tool application

IEC 61334-4-32 data transfer application

硬件設計保留C28x的SCIA UART通信接口，便于客戶使用TI提供的PC端ZCG工具軟件，通過連接PC的COM口或USB-UART轉接板至該接口來單獨對PLC PHY層參數進行測試。

3 硬件設計

3.1 參考原理圖

硬件相關的原理圖部分設計請參考圖2，圖3，圖4 所示。

圖2 主芯片MCU參考設計原理圖

圖3 SDRAM及UART接口參考設計原理圖

圖4 AFE031周邊電路參考設計原理圖