背景及問題描述

某客戶在使用 Altera 1SX165HU3F50E2VG 做 TCON 項(xiàng)目，其中使用到了 EMIF (DDR 控制器) + LVDS 兩個(gè) IP，具體使用如下圖所示。DDR4 放置在 2C/2B Bank，LVDS 放置在 2F Bank，處于同一 column 位置。

在樣機(jī)測(cè)試中，當(dāng)工程單獨(dú)使用 EMIF IP 時(shí)，DDR4 的 calibration 能夠成功；當(dāng)工程加入 LVDS IP 后，DDR4 的 calibration 一直失敗，此時(shí) LVDS IP 的參考時(shí)鐘端口是沒有時(shí)鐘信號(hào)；后續(xù)檢查中發(fā)現(xiàn)當(dāng)接上外部板卡 “DTC PCB Board” 時(shí)，會(huì)有一個(gè) LVDS_CLK 過來，最終給 LVDS IP 提供輸入?yún)⒖紩r(shí)鐘。此時(shí)發(fā)現(xiàn) calibration 能成功。

校準(zhǔn)問題分析

EMIF 的 calibration 模塊是由 NIOS 控制的，其中 NIOS 是硬核，驅(qū)動(dòng) NIOS 的時(shí)鐘由片內(nèi)的晶振提供，所以 EMIF 的 calibration 是上電自啟動(dòng)的，并不會(huì)受到干擾；正常情況下，LVDS 對(duì)于 EMIF 的校準(zhǔn)是沒有影響才對(duì)。

如下圖所示，LVDS 模塊由 LVDS IP + IO PLL 組成，IO PLL 提供時(shí)鐘信號(hào)給到 LVDS IP。對(duì)兩種現(xiàn)象進(jìn)行差別對(duì)比，如果 “DTC PCB Board” 不接，就沒有輸入時(shí)鐘給到 IO PLL，此時(shí) PLL 就不會(huì) locked，內(nèi)部校準(zhǔn)自然不會(huì)成功。如果接了 “DTC PCB Board”，IO PLL 有了輸入時(shí)鐘，就會(huì)完成校準(zhǔn)。

結(jié)論

以上操作都是影響 PLL 端的，該 PLL 與 EMIF 并無任何聯(lián)系，因此看不出 PLL 的校準(zhǔn)不成功會(huì)影響到 EMIF 的校準(zhǔn)不成功；但兩者同樣都是校準(zhǔn)功能，似乎彼此之間也能存在某種聯(lián)系。

通過查找資料，發(fā)現(xiàn)該問題與 S10 器件的底層架構(gòu)有關(guān)，IO PLL 跟 EMIF 的 calibration 都是由該 column 上 I/O SSM (subsystem manager) 控制的；上電時(shí)芯片會(huì)先做一個(gè) PLL 的自檢，因此對(duì)于 IO PLL 的校準(zhǔn)會(huì)優(yōu)先于 EMIF 的校準(zhǔn)。此時(shí)如果 PLL IP 沒有時(shí)鐘進(jìn)來，由于沒有提供參考時(shí)鐘，IO PLL 的校準(zhǔn)會(huì)失敗，芯片會(huì)停止對(duì)后面其他需要校準(zhǔn)的單元進(jìn)行校準(zhǔn)，所以 EMIF 會(huì)出現(xiàn)校準(zhǔn)失敗的現(xiàn)象，實(shí)際上 EMIF 并沒有做過校準(zhǔn)操作。

解決方式

EMIF 出現(xiàn)校準(zhǔn)失敗的原因是由于：當(dāng) PLL 與 EMIF 是在同一個(gè) column 上時(shí)才會(huì)發(fā)生，因此規(guī)避的方法是在 IO PLL 里的 “Cascading” 選項(xiàng)下把 permit_cal 勾選出來，同時(shí)在 PLL 模塊接口給 permit_cal 賦值一個(gè)高電平信號(hào)：

當(dāng)在 IO PLL IP 里使能這個(gè)選項(xiàng)后，IO PLL 的校準(zhǔn)就會(huì)被延后，EMIF 的校準(zhǔn)請(qǐng)求會(huì)被優(yōu)先響應(yīng)。所以這種情況下 EMIF 就能通過校準(zhǔn)，可以正常使用。該問題目前只出現(xiàn)在帶有 IO SSM 模塊的 S10 器件，不帶 IO SSM 模塊的 A10 跟 C10GX 系列并無此問題。

總結(jié)

本文主要通過某客戶在使用 Altera S10 器件過程中遇到的問題，為大家分享關(guān)于 S10 DDR 校準(zhǔn)問題的一些經(jīng)驗(yàn)。欲了解更多 Altera 相關(guān)方案或技術(shù)信息，請(qǐng)與駿龍科技當(dāng)?shù)氐霓k事處聯(lián)系，或發(fā)郵件至inquiry.cytech@macnica.com。